ARM Cortex-X1

ARM Cortex-X1
Informacje ogólne
Wystrzelony	2020
Zaprojektowany przez	ARM Spółka z ograniczoną odpowiedzialnością
Wydajność
Maks. Częstotliwość taktowania procesora	do 3,0 GHz w telefonach i 3,3 GHz w tabletach/laptopach
Szerokość adresu	40-bitowy
Pamięć podręczna
Pamięć podręczna L1	128 KiB ( 64 KiB I-cache z parzystością, 64 KiB D-cache ) na rdzeń
Pamięć podręczna L2	512–1024 KiB na rdzeń
Pamięć podręczna L3	512 KiB – 8 MiB (opcjonalnie)
Architektura i klasyfikacja
Architektura	ARMv8-A
Mikroarchitektura	ARM Cortex-X1
Zestaw instrukcji	A64, A32 i T32 (tylko na EL0)
Rozszerzenia	ARMv8.1-A , ARMv8.2-A , kryptografia, RAS, instrukcje ARMv8.3-A LDAPR, ARMv8.4-A iloczyn skalarny ;
Specyfikacje fizyczne
Rdzenie	1–4 na klaster;
Produkty, modele, warianty
Nazwy kodowe produktu	Hera;
wariant(y)	ARM Cortex-A78;
Historia
Poprzednik	ARM Cortex-A77
Następca	ARM Cortex-X2

ARM Cortex-X1 to jednostka centralna implementująca 64-bitowy zestaw instrukcji ARMv8.2-A zaprojektowany przez centrum projektowe Austin firmy ARM Holdings jako część programu Cortex-X Custom (CXC) firmy ARM.

Projekt

Konstrukcja Cortex-X1 jest oparta na ARM Cortex-A78 , ale została przeprojektowana pod kątem czystej wydajności zamiast równowagi między wydajnością, mocą i powierzchnią (PPA).

Cortex-X1 to superskalarny projekt dekodowania poza kolejnością o szerokości 5 , z pamięcią podręczną makro-OP (MOP) 3K. Może pobrać 5 instrukcji i 8 MOP na cykl oraz zmienić nazwę i wysłać 8 MOP i 16 µOP na cykl. Rozmiar okna poza kolejnością został zwiększony do 224 wpisów. Backend ma 15 portów wykonawczych z głębokością potoku 13 etapów, a opóźnienia wykonania składają się z 10 etapów. Posiada również jednostki 4x128b SIMD.

ARM twierdzi, że Cortex-X1 oferuje o 30% szybszą liczbę całkowitą i 100% szybszą wydajność uczenia maszynowego niż ARM Cortex-A77 .

Cortex-X1 obsługuje technologię ARM DynamIQ , która ma być używana jako wysokowydajne rdzenie w połączeniu z małymi rdzeniami ARM Cortex-A78 i ARM Cortex-A55 .

Zmiany architektury w porównaniu z ARM Cortex-A78

Poprawa wydajności o około 20% (+30% w stosunku do A77)
- 30% szybsza liczba całkowita
- 100% szybsza wydajność uczenia maszynowego
Rozmiar okna poza kolejnością został zwiększony do 224 wpisów (ze 160 wpisów)
Do 4 jednostek SIMD 128b (od 2x128b)
15% więcej powierzchni krzemu
Dekodowanie 5-kierunkowe (z 4-kierunkowego)
8 MOP/cykl zdekodowanej przepustowości pamięci podręcznej (od 6 MOP/cykl)
64 KB L1D + 64 KB L1I (od 32/64 KB L1)
Do 1 MB/rdzeń pamięci podręcznej L2 (od maks. 512 KB/rdzeń)
Do 8 MB pamięci podręcznej L3 (od maks. 4 MB)

Koncesjonowanie

Cortex-X1 jest dostępny jako rdzeń SIP dla partnerów programu Cortex-X Custom (CXC), a jego konstrukcja umożliwia integrację z innymi rdzeniami SIP (np. GPU , kontrolerem wyświetlacza , DSP , procesorem obrazu itp.) jedna kostka stanowiąca układ na chipie (SoC).

Stosowanie

Zobacz też

ARM Cortex-A78 , powiązana mikroarchitektura o wysokiej wydajności
Porównanie rdzeni ARMv8-A , rodzina ARMv8