Babak Falsafi

Babak Falsafi jest informatykiem specjalizującym się w architekturze komputerów i projektowaniu platform cyfrowych. Jest dyrektorem-założycielem EcoCloud w EPFL , przemysłowo-akademickim konsorcjum badającym wydajne i inteligentne technologie zorientowane na dane. Jest profesorem w School of Computer and Communication Sciences w EPFL . Wcześniej był profesorem inżynierii elektrycznej i komputerowej na Uniwersytecie Carnegie Mellon oraz adiunktem inżynierii elektrycznej i komputerowej na Uniwersytecie Purdue . Posiada tytuł licencjata w dziedzinie informatyki, tytuł licencjata w dziedzinie inżynierii elektrycznej i komputerowej (oba z wyróżnieniem) z wyróżnieniem na SUNY Buffalo oraz tytuł magistra i doktora informatyki na Uniwersytecie Wisconsin – Madison.

Wniósł liczne wkłady w projektowanie i ocenę systemów komputerowych, w tym architekturę serwera, która położyła podwaliny pod maszyny NUMA firmy Sun Microsystems, technologie minimalizujące (wycieki) mocy w systemie pamięci przy braku aktywności (bramkowanie dostaw) oraz w pamięci współdzielonej (Snoop Filtering) powszechne w nowoczesnych procesorach i serwerach wielogniazdowych oraz akceleratory systemu pamięci w nowoczesnych procesorach (ARM) na platformach mobilnych. Pokazał, że sprzętowe modele spójności pamięci nie są ani konieczne (w latach 90.), ani wystarczające (dekadę później) do osiągnięcia wysokiej wydajności w systemach wieloprocesorowych. Wyniki te ostatecznie doprowadziły do ​​spekulacji na temat nowoczesnych procesorów (x86). Argumentował i wykazał, że spowolnienie wydajności krzemu (prawo Dennarda) i skalowania gęstości (prawo Moore'a) doprowadzi do ciemnego krzemu i specjalizacji w serwerach. Wyniki te doprowadziły do ​​dalszych badań dotyczących dokładnej charakterystyki skalowalnych obciążeń na platformach serwerowych, które położyły podwaliny pod pierwszą generację procesorów serwerowych Cavium ARM, ThunderX.

Jest stypendystą Alfreda P. Sloana Research Fellowship, w 2015 roku został mianowany członkiem ACM Fellow za wkład w projektowanie i ocenę architektury wieloprocesorowej i pamięci oraz członkiem Instytutu Inżynierów Elektryków i Elektroników (IEEE) w 2012 roku za wkład w wieloprocesorowe architektura i systemy pamięci .