Dwumodułowy preskaler

Preskaler o podwójnym module obwód to elektroniczny stosowany w konstrukcjach syntezatorów wysokich częstotliwości w celu przezwyciężenia problemu generowania wąsko rozmieszczonych częstotliwości, które są jednak zbyt wysokie, aby mogły zostać przepuszczone bezpośrednio przez pętlę sprzężenia zwrotnego systemu. Moduł preskalera jest jego dzielnikiem częstotliwości. Dwumodułowy preskaler ma dwa oddzielne dzielniki częstotliwości, zwykle M i M+1.

Problem

Syntezator częstotliwości wytwarza częstotliwość wyjściową f _o , która podzielona przez moduł N daje częstotliwość odniesienia f _r :

${\ Displaystyle {\ Frac {f_ {o}} {N}} = f_ {r} \ Strzałka w prawo f_ {o} = Nf_ {r}}$

Moduł jest ogólnie ograniczony do wartości całkowitych, ponieważ komparator będzie pasował, gdy przebieg jest w fazie. Zazwyczaj możliwymi wielokrotnościami częstotliwości będą kanały, dla których zaprojektowano sprzęt radiowy, więc f _r będzie zwykle równe odstępowi międzykanałowemu . Na przykład w radiotelefonach wąskopasmowych odstęp międzykanałowy wynosi 12,5 kHz.

Załóżmy, że programowalny dzielnik, używając N, może działać tylko z maksymalną częstotliwością zegara 10 MHz, ale wyjście f _o musi mieścić się w zakresie setek MHz. Wstawienie stałego preskalera, który może działać w tym zakresie częstotliwości ze współczynnikiem podziału M równym, powiedzmy, 40, obniża częstotliwość wyjściową do zakresu roboczego programowalnego dzielnika. Jednak do równania wprowadzono współczynnik 40, więc częstotliwość wyjściowa wynosi teraz:

${\ displaystyle f_ {o} = 40Nf_ {r}}$

Jeśli f _r pozostaje na poziomie 12,5 kHz, można uzyskać tylko co 40-ty kanał. Alternatywnie, jeśli f _r zostanie zmniejszone o współczynnik 40 w celu skompensowania, wynosi on 312,5 Hz, czyli o wiele za mało, aby zapewnić dobrą charakterystykę działania filtrowania i blokowania. Oznacza to również, że programowanie dzielnika staje się bardziej złożone, ponieważ należy zweryfikować moduł, aby używane były tylko te, które dają prawdziwe kanały, a nie co 1/40 dostępnego kanału.

Rozwiązanie

Rozwiązaniem jest dwumodułowy preskaler. Główny dzielnik jest podzielony na dwie części, główną część N i dodatkowy dzielnik A, który jest ściśle mniejszy niż N. Oba dzielniki są taktowane z wyjścia preskalera o podwójnym module, ale tylko wyjście dzielnika N jest zasilane wróć do porównywarki. Początkowo preskaler jest ustawiony na dzielenie przez M + 1. Zarówno N, jak i A odliczają w dół, aż A osiągnie zero, w którym to momencie preskaler przełącza się na współczynnik dzielenia M. W tym momencie dzielnik N zakończył zliczanie. Liczenie jest kontynuowane, aż N osiągnie zero, co oznacza dodatkowe N - A się liczy. W tym momencie cykl się powtarza.

${\ Displaystyle {\ rozpocząć {wyrównane} i f_ {o} = f_ {r} \left[{M(NA)+(M+1)A}\right]\\\Strzałka w prawo &f_{o}=f_{r}\left(MN+A\right)\end{wyrównane}}}$

Więc chociaż wciąż mamy mnożnik M przez N, możemy dodać dodatkową liczbę A, co w efekcie daje nam dzielnik z częścią ułamkową . Tylko preskaler musi być zbudowany z szybkich części, a częstotliwość odniesienia może pozostać równa pożądanemu odstępowi częstotliwości wyjściowej.

Poniższy schemat przedstawia elementy i rozmieszczenie syntezatora częstotliwości z dwumodułowym preskalerem. (Porównaj ze schematem na głównej stronie syntezatora).

A i N można obliczyć ze wzorów:

${\ Displaystyle {\ rozpocząć {wyrównane} N & = \ lewo \ lfloor {\ Frac {V} {M}} \ prawo \ rfloor \\ A & = V-MN \ koniec {wyrównany}}}$

gdzie V jest połączonym współczynnikiem podziału V = MN + A. Aby to działało poprawnie, A musi być dokładnie mniejsze niż M, jak również mniejsze lub równe N. Te ograniczenia wartości A oznaczają, że nie można uzyskać każdego współczynnika podziału V. Jeśli V spadnie poniżej M(M - 1), niektórych kanałów będzie brakować.

Przykład

Przebieg preskalera o podwójnym module ze skalą 10 mikrosekund.

Przebieg preskalera o podwójnym module ze skalą 200 nanosekund.

Obecnie większość preskalerów o podwójnym module znajduje się wewnątrz chipów PLL, co uniemożliwia sondowanie rzeczywistych sygnałów podczas pracy. Pierwszymi preskalerami o podwójnym module były dyskretnymi urządzeniami ECL, niezależnymi od układów scalonych PLL. Oto przykład zastosowania preskalera o podwójnym module sprężystości. Układ ten wykorzystuje układ Motorola MC145158 z dwumodułowym preskalerem Fujitsu MB-501 pracującym w trybie 128/129. PLL jest zablokowana na 917,94 MHz (f0 ₎ z częstotliwością odstępu międzykanałowego 30 kHz (fr ₎ . Całkowita liczba całkowita wynosi zatem 30 598. Dzielenie tego przez 128 (M) daje iloraz 239 z resztą 6, odpowiednio N i A. Rezultatem tego wyboru częstotliwości jest to, że preskaler spędza większość czasu na liczeniu przy 128 i tylko przez krótki okres przy 129.

Pokazuje to górny fioletowy ślad, kontrola modułu, A, wyjście licznika. Te dwa zrzuty ekranu różnią się jedynie skalą poziomą. Dolny, żółty ślad to wyjście licznika N, którego częstotliwość odpowiada częstotliwości odstępu międzykanałowego 30 kHz. Zielony ślad to sygnał wyjściowy z dwumodułowego preskalera, który akurat odpowiada 7,1714 MHz w przypadku, gdy preskaler jest na 128 i 7,1158, gdy wynosi 129. Jest oczywiste, że kontrola modułu jest niska dokładnie dla 6 cykli wyjścia preskalera. To, co nie jest oczywiste, to fakt, że częstotliwość zmienia się o mniej niż jeden procent między dwoma stanami regulacji modułu. Będą przypadki, w których A = 0, co spowoduje, że preskaler o podwójnym module zliczy tylko o 128. Stanie się tak przy 906,24, 910,08, 913,92, 917,76, 921,60 MHz i tak dalej.

Zobacz też

• Licznik połykania pulsu