Dzielnik pamięci
Dzielnik pamięci to współczynnik używany do określenia częstotliwości taktowania pamięci komputera zgodnie z częstotliwością magistrali FSB, jeśli system pamięci jest zależny od szybkości zegara FSB. Wraz z opóźnienia pamięci , dzielniki pamięci są szeroko stosowane w przetaktowywaniu podsystemów pamięci w celu znalezienia stabilnych, roboczych stanów pamięci przy wyższych częstotliwościach FSB. Stosunek między DRAM i FSB jest powszechnie określany jako „stosunek DRAM:FSB”.
Dzielniki pamięci mają zastosowanie tylko do tych chipsetów, w których szybkość pamięci zależy od szybkości magistrali FSB. Niektóre chipsety, takie jak nVidia 680i, mają oddzielne linie pamięci i szyny FSB, dzięki czemu zegary pamięci i zegary FSB są asynchroniczne i nie stosuje się tam dzielników pamięci. Ustawianie prędkości pamięci i przetaktowywanie systemów pamięci w takich chipsetach to różne kwestie, które nie wykorzystują dzielników pamięci. Ten artykuł dotyczy tylko tych chipsetów, w których zegar pamięci jest zależny od zegara FSB.
Przegląd
Dzielniki pamięci umożliwiają wolniejszą lub szybszą pracę pamięci systemowej niż rzeczywista prędkość magistrali FSB (Front Side Bus). Idealnie byłoby, gdyby magistrala FSB i pamięć systemowa działały z tą samą częstotliwością zegara, ponieważ FSB łączy pamięć systemową z procesorem, ale czasami pożądane jest, aby magistrala FSB i pamięć systemowa działały z różnymi częstotliwościami zegara. Możliwe jest uruchamianie FSB i zegara pamięci z różnymi częstotliwościami taktowania, w ramach pewnych ograniczeń płyty głównej i odpowiedniego chipsetu . Tak więc ustawienia określane jako ustawienia dzielnika pamięci lub ustawienia FSB/DRAM są dostępne i wyrażone w „współczynniku”, który kontroluje różnicę w częstotliwości taktowania pamięci i szybkości FSB.
Płyty główne klasy podstawowej zwykle nie zapewniają dzielników pamięci, które można zmienić, a dzielnikami pamięci zarządza kontroler pamięci (jeśli chipset obsługuje dzielniki pamięci). Wysokiej klasy płyty główne przeznaczone do przetaktowywania zapewniają możliwość zmiany dzielników pamięci (jeśli chipset obsługuje dzielniki pamięci). Jednak w niektórych chipsetach nie stosuje się dzielników pamięci, ponieważ w tych systemach szybkość pamięci jest niezależna od szybkości magistrali FSB.
Opis i zastosowanie
Zwykle (dzielnik pamięci) × ( częstotliwość magistrali FSB ) daje zegar magistrali we/wy pamięci. Zegar pamięci określa następnie ostateczną częstotliwość roboczą lub efektywną szybkość zegara systemu pamięci w zależności od typu DRAM (DDR, DDR2 i DDR3 SDRAM).
Domyślnie szybkość magistrali FSB i pamięć są zwykle ustawione w stosunku 1:1, co oznacza, że zwiększenie szybkości magistrali FSB (poprzez przetaktowywanie ) zwiększa szybkość pamięci o tę samą wartość. Zwykle pamięć systemowa nie jest przystosowana do przetaktowywania i dlatego może nie być w stanie osiągnąć takiego poziomu przetaktowania, jaki może osiągnąć procesor lub płyta główna. Dzielnik pamięci pozwala użytkownikom złagodzić ten problem, zmniejszając wzrost szybkości pamięci w stosunku do FSB i procesora.
Przykład
Załóżmy, że system komputerowy ma pamięć DDR, dzielnik pamięci 1:1, szynę FSB pracującą z częstotliwością 200 MHz i mnożnik procesora równy 10x. Wtedy podstawowy zegar pamięci będzie działał z częstotliwością (dzielnik pamięci) × (FSB) = 1 × 200 = 200 MHz, a efektywny zegar pamięci będzie wynosił 400 MHz, ponieważ jest to system DDR („DDR” oznacza podwójną szybkość transmisji danych; efektywna szybkość zegara pamięci jest dwukrotnie większa od rzeczywistej szybkości zegara). Procesor będzie działał z częstotliwością 10 × 200 MHz = 2,0 GHz. Wykorzystując częstotliwość magistrali I/O 200 MHz, różne rodzaje pamięci DRAM będą działać jako:
DDR SDRAM 400 MHz (DDR-400 lub PC-3200) DDR2 SDRAM 800 MHz (DDR2-800 lub PC2-6400) DDR3 SDRAM 1600 MHz (DDR3-1600 lub PC3-12800)
Załóżmy teraz, że podkręcamy FSB do 250 MHz, aby procesor działał z częstotliwością 10 × 250 MHz = 2,5 GHz, a zegar pamięci działał z częstotliwością 250 MHz (Memory Divider × FSB). Ponieważ używana jest pamięć RAM DDR-400, efektywny zegar pamięci (rzeczywista częstotliwość pamięci) wyniesie 500 MHz. Normalna pamięć SDRAM DDR-400 nie będzie działać z częstotliwością 500 MHz, ponieważ została zaprojektowana do pracy z częstotliwością 400 MHz, przez co system stanie się niestabilny. Ale nowoczesny procesor (mający potencjał podkręcania) może pracować z częstotliwością 2,5 GHz (nawet jeśli jest przeznaczony do pracy z częstotliwością 2 GHz) bez problemów ze stabilnością. Aby nadal działać podkręcony procesor na 2,5 GHz lub nawet na wyższych prędkościach (poprzez zwiększenie FSB) musimy zwolnić taktowanie pamięci, aby uzyskać stabilny system. W tym celu, jeśli zmniejszymy stosunek DRAM:FSB do, powiedzmy, 4: 5, to wynikowa częstotliwość zegara pamięci wyniesie (4/5) × 250 MHz = 200 MHz, co daje efektywną częstotliwość zegara 400 MHz na DDR-400. Jesteśmy więc w stanie pracować na stabilnym podkręconym procesorze z 2,5 GHz na 2,5 GHz bez zwiększania efektywnego taktowania pamięci.
Zobacz też
1. Co to jest dzielnik pamięci 2. Ważne pojęcia dotyczące przetaktowywania