Język weryfikacji sprzętu

Język weryfikacji sprzętu lub HVL to język programowania używany do weryfikacji projektów obwodów elektronicznych napisanych w języku opisu sprzętu . HVL zazwyczaj zawierają funkcje języka programowania wysokiego poziomu, takiego jak C++ lub Java , a także funkcje łatwej manipulacji na poziomie bitów, podobne do tych, które można znaleźć w HDL . Wiele HVL zapewni ograniczone losowe generowanie bodźców i funkcjonalne konstrukcje pokrycia, aby pomóc w złożonej weryfikacji sprzętu.

SystemVerilog , OpenVera , e i SystemC to najczęściej używane HVL. SystemVerilog próbuje połączyć konstrukcje HDL i HVL w jeden standard.

Zobacz też

• OpenVera
• mi
• SystemC
• System Verilog
• Język specyfikacji właściwości