SmartSpice

SmartSpice to komercyjna wersja SPICE (Program symulacyjny z uwzględnieniem układów scalonych) opracowana przez firmę Silvaco . SmartSpice służy do projektowania złożonych obwodów analogowych , analizowania krytycznych sieci, charakteryzowania bibliotek komórek i weryfikowania projektów analogowych sygnałów mieszanych. SmartSpice jest kompatybilny z popularnymi przepływami projektowania analogowego i modelami urządzeń dostarczanych przez odlewnie. Obsługuje ograniczone środowisko symulacji przestrzeni projektowej. Wśród jego zastosowań w przemyśle elektronicznym jest Dynamic Timing Analysis.

Kluczowe cechy

  • HSPICE listy sieci, modele, funkcje analizy i wyniki
  • Może obsłużyć do 400 000 aktywnych urządzeń w wersji 32-bitowej i 8 milionów aktywnych urządzeń w wersji 64-bitowej
  • Obsługuje wiele wątków do pracy równoległej
  • Wiele solwerów i algorytmów krokowych
  • Zbiór skalibrowanych modeli SPICE dla technologii tradycyjnych (dwubiegunowych, CMOS) i nowych technologii (np. TFT, SOI, HBT, FRAM)
  • Zapewnia otwarte środowisko programistyczne i analogowe możliwości behawioralne z opcją Verilog-A
  • Obsługuje przepływ analogowy Cadence przez OASIS
  • Oferuje przejściową metodę inną niż Monte Carlo do symulacji szumu przejściowego w nieliniowych obwodach dynamicznych

Obsługiwane modele tranzystorów

  • BJT/HBT: Gummel-Poon, Quasi-RC, VBIC, MEXTRAM, MODELLA, HiCUM
  • MOSFET: POZIOM 1, POZIOM 2, POZIOM 3, BSIM1, BSIM3, BSIM4, BSIM5, MOS 11, PSP, MOS 20, EKV , HiSIM, HVMOS
  • TFT: Amorficzne i polikrzemowe modele TFT: Berkeley, Leroux, RPI
  • SOI: Berkeley BSIM3SOI PD/DD/FD, UFS, LETISOI
  • MESFET: Statz, Curtice I & II, TriQuint
  • JFET: POZIOM 1, POZIOM 2
  • Dioda: Berkeley, Fowler-Nordheim, Philips JUNCAP/Level 500
  • RAM: Ramtron FCAP

Obsługiwane formaty wejściowe

Lista sieci Berkeley SPICE, lista sieci HSPICE, pliki macierzy RLGC elementu W, pliki modeli parametrów S, Verilog-A i AMS, C/C++

Obsługiwane formaty wyjściowe

Surowce, listy wyjściowe, wyniki analiz, dane pomiarowe, przebiegi (przenośne na platformy unix/windows)

  1. Bibliografia _ „Zaokrąglanie rogów projektu” . Magazyn projektowania układów scalonych . Źródło 2010-04-14 .
  2. ^   Thimmannagari, Chandra (2005). Projekt procesora: odpowiedzi na często zadawane pytania . Skoczek. s. 201 . ISBN 038723800X .
  3. ^ Marshall, Andrzej; Natarajan, Sreedhar (2002). Projekt SOI . Skoczek. P. 71.

Linki zewnętrzne

Pobrano z „ https://en.wikipedia.org/w/index.php?title=SmartSpice&oldid=925470167 ”