TILE-Gx
| Informacje ogólne | |
|---|---|
| Wystrzelony | 2010 |
| Zaprojektowany przez | Tilera |
| Wspólni producenci |
|
| Wydajność | |
| Maks. Częstotliwość taktowania procesora | 1000 MHz do 1500 MHz |
| Architektura i klasyfikacja | |
| Węzeł technologiczny | 40nm do 40nm |
| Mikroarchitektura | VLIW RISC |
| Specyfikacje fizyczne | |
| Rdzenie |
|
TILE-Gx to wielordzeniowa rodzina procesorów VLIW ISA firmy Tilera . Składa się z sieci mesh składającej się z maksymalnie 100 rdzeni. Ma być produkowany przez TSMC [ potrzebne źródło ] przy 40 nm. 19 lutego 2013 roku ogłoszono, że Tilera wyprodukuje 72-rdzeniowy procesor Tile-Gx zdolny do przetwarzania sieci o dużej przepustowości.
- 64-bitowy rdzeń (3 wydania)
- 32 KB pamięci podręcznej L1 I, 32 KB pamięci podręcznej L1 D (na rdzeń)
- 256 KB pamięci podręcznej L2 (na rdzeń)
- do 26 MB pamięci podręcznej L3 (na układ)
- 4 MAC/cykl z rozszerzeniami SIMD
- 2 lub 4 kontrolery pamięci ECC 72-bit DDR3 (do 2,1 GHz)
- Wbudowany akcelerator kryptograficzny z szyfrowaniem 40 Gbit/s (mały pakiet) i kompresją full-duplex 20 Gbit/s, prawdziwy generator liczb losowych, akcelerator RSA
Od czerwca 2018 r. Jądro Linuksa zrezygnowało z obsługi tej architektury.
Zobacz też
- „Tilera Corporation dołącza do chińskiego forum Wireless TD jako starszy członek” (informacja prasowa). Tilera. 26 października 2009 r. Zarchiwizowane od oryginału w dniu 26 lipca 2011 r . Źródło 16 czerwca 2011 r .