VLYNQ

VLYNQ to zastrzeżony interfejs opracowany przez firmę Texas Instruments i używany w produktach szerokopasmowych , takich jak WLAN i modemy, procesory VOIP oraz układy scalone procesorów audio i mediów cyfrowych . Chip implementuje interfejs komunikacji szeregowej w trybie pełnego dupleksu, który umożliwia rozszerzenie wewnętrznej magistrali segmentować do jednego lub więcej zewnętrznych urządzeń fizycznych. Urządzenia zewnętrzne są odwzorowywane na lokalną, fizyczną przestrzeń adresową i wyglądają tak, jakby znajdowały się na magistrali wewnętrznej. Wiele urządzeń VLYNQ jest połączonych łańcuchowo , komunikacja odbywa się w trybie peer-to-peer, host/peryferia. Dane przesyłane przez interfejs VLYNQ są kodowane i pakietowane w standardzie 8B/10B .

VLYNQ to nazwa zastrzeżonego interfejsu opracowanego przez firmę Texas Instruments. Jest używany w produktach szerokopasmowych TI, takich jak modemy i WLAN, głosowe procesory szerokopasmowe, procesory multimediów cyfrowych i chipy procesorów multimediów OMAP. Karty WLAN ACX111 używane w urządzeniach AR7 wyglądają jak mini-PCI, ale w rzeczywistości są to karty dual mode, obsługujące zarówno mini-PCI, jak i VLYNQ.

Detale

Sygnały magistrali VLYNQ obejmują 1 sygnał zegarowy [CLK] i od 1 do 8 linii nadawczych [TX0 i TX1...] oraz od 1 do 8 linii odbiorczych [RX0 i RX1.....]. Wszystkie sygnały VLYNQ są dedykowane i sterowane tylko przez jedno urządzenie. Kołki nadawcze jednego urządzenia łączą się z liniami odbiorczymi następnego urządzenia. Magistrala VLYNQ będzie działać z maksymalną częstotliwością zegara 125 MHz. Jednak rzeczywista prędkość zegara zależy od fizycznego urządzenia z VLYNQ. Tak więc urządzenie może mieć częstotliwość zegara inną niż 125 MHz. Na przykład urządzenie może mieć wewnętrzną [maksymalną] częstotliwość zegara 100 MHz lub zewnętrzną [maksymalną] częstotliwość zegara 80 MHz.

Przy taktowaniu 125 MHz pojedyncza para T/R zapewnia efektywną przepustowość danych około 73 Mbit/s (dla pojedynczego, 32-bitowego transferu słów), podczas gdy implementacja podwójnej pary T/R zapewnia 146 Mbit/s, a maksymalna wersja ośmiokanałowa zapewnia 584 Mbit / s. Sterowanie przepływem w paśmie pozwala interfejsowi niezależnie ograniczać przesyłane i odbierane strumienie danych.

Jeśli pakiety danych zawierają cztery lub 16 słów, część narzutu jest eliminowana. Tak więc w jednym kanale pakiety danych składające się z czterech słów na pakiet mogą zapewnić efektywną przepustowość 133 Mbit/s. Przy 16 słowach na pakiet przepustowość wzrasta do 178 Mbit/s. Przy maksymalnie ośmiu kanałach można osiągnąć efektywną przepustowość ponad 1400 Mbit/s przy 16 słowach na pakiet. Zarówno kierunek, jak i źródło zegara mogą być konfigurowalne programowo [może zależeć od urządzenia]. Oprogramowanie może być również używane do ustawiania wewnętrznej częstotliwości zegara [może zależeć od urządzenia]. Nieużywane linie zegara są utrzymywane wysoko przez wewnętrzne podciąganie. Nieużywane linie RX lub TX mogą wymagać zewnętrznego rezystora obniżającego 47k [może zależeć od urządzenia]. W niektórych urządzeniach mogą być dostępne wybierane programowo wewnętrzne rozwijane kanały dla sygnałów.

Format pakietu

Format pakietu to:

SOP, 10 bitów CMD1, 10 bitów; lub PktType, 10 bitów CMD2, 10 bitów; lub AdMask, 10 bitów ByteCnt, 10 bitów Adres, 10 bitów [może mieć do 4 słów] Dane, 10 bitów [może mieć długość 'N' słów] EOP, 10 bitów

Kodowanie 8B/10B

Główny artykuł: kodowanie 8B/10B

Opatentowana przez IBM metoda kodowania używana do kodowania 8-bitowych bajtów danych na 10-bitowe znaki transmisyjne. Bajty danych są konwertowane na znaki transmisyjne w celu poprawy sygnału fizycznego w taki sposób, aby osiągnąć następujące korzyści: łatwiejsza synchronizacja bitów, uproszczenie konstrukcji odbiorników i nadajników, ulepszone wykrywanie błędów i znaki kontrolne (tj. znak specjalny) można odróżnić od znaków danych.

TMS320DM644x Podręcznik użytkownika portu DMSoC VLYNQ dla VLYNQ zaimplementowany na jednym z najnowszych procesorów multimedialnych