Fan-out

W elektronice cyfrowej fan -out to liczba wejść bramek sterowanych przez wyjście innej pojedynczej bramki logicznej.

W większości projektów bramki logiczne są połączone, tworząc bardziej złożone obwody. Chociaż żadne wejście bramki logicznej nie może być zasilane przez więcej niż jedno wyjście naraz bez powodowania rywalizacji, często jedno wyjście jest podłączone do kilku wejść. Technologia stosowana do implementacji bramek logicznych zwykle pozwala na bezpośrednie połączenie pewnej liczby wejść bramek bez dodatkowych obwodów interfejsu. Maksymalny rozrzut wyjścia jest miarą jego zdolności do obciążania: jest to największa liczba wejść bramek tego samego typu, do których można bezpiecznie podłączyć wyjście.

Praktyka logiczna

Maksymalne limity rozłożenia są zwykle podane dla danej rodziny logiki lub urządzenia w kartach katalogowych producenta. Te ograniczenia zakładają, że napędzane urządzenia należą do tej samej rodziny.

Bardziej złożona analiza niż fan-in i fan-out jest wymagana, gdy połączone są dwie różne rodziny logiki. Fan-out jest ostatecznie określony przez maksymalne prądy źródła i ujścia wyjścia oraz maksymalne prądy źródła i ujścia podłączonych wejść; urządzenie sterujące musi być w stanie dostarczać lub pochłaniać na swoim wyjściu sumę prądów potrzebnych lub dostarczanych (w zależności od tego, czy wyjście jest logicznie wysokim lub niskim poziomem napięcia) przez wszystkie podłączone wejścia, przy zachowaniu specyfikacji napięcia wyjściowego. Dla każdej rodziny układów logicznych producent zazwyczaj definiuje „standardowe” wejście z maksymalnymi prądami wejściowymi na każdym poziomie logicznym, a rozrzut dla wyjścia jest obliczany jako liczba tych standardowych wejść, które można obsłużyć w najgorszym przypadku . (W związku z tym możliwe jest, że wyjście może w rzeczywistości sterować większą liczbą wejść niż określono w przypadku wentylatorów, nawet urządzeń z tej samej rodziny, jeśli poszczególne napędzane urządzenia pobierają i/lub dostarczają mniej prądu, jak podano w ich kartach katalogowych, niż „standardowe” urządzenie z tej rodziny). Ostatecznie to, czy urządzenie ma możliwość wysterowania (z gwarantowaną niezawodnością) zestawu wejść, jest określane przez dodanie wszystkich określonych prądów wejściowych o niskim (maks.) w arkuszach danych napędzanych urządzeń, sumując wszystkie wejściowe wysokie (maks.) Prądy ujścia tych samych urządzeń i porównując te sumy z gwarantowanymi odpowiednio maksymalnymi wyjściowymi niskimi prądami ujścia i wysokim wyjściowym prądem źródłowym urządzenia sterującego . Jeśli obie sumy mieszczą się w granicach urządzenia sterującego, to ma ono zdolność rozchodzenia DC do sterowania tymi wejściami na tych urządzeniach jako grupę, a w przeciwnym razie nie, niezależnie od podanej przez producenta liczby rozrzutu. Jednak dla każdego renomowanego producenta, jeśli ta bieżąca analiza wykaże, że urządzenie nie może sterować wejściami, liczba wentylatorów będzie zgodna.

Gdy wymagane jest szybkie przełączanie sygnału, impedancja prądu zmiennego wyjścia, wejść i przewodów między nimi może znacznie zmniejszyć efektywną wydajność napędu wyjścia, a ta analiza prądu stałego może nie wystarczyć. Zobacz Fan-out AC poniżej.

Teoria

Wyjście DC

Idealna bramka logiczna miałaby nieskończoną impedancję wejściową i zerową impedancję wyjściową , dzięki czemu wyjście bramki może sterować dowolną liczbą wejść bramki. Ponieważ jednak rzeczywiste technologie wytwarzania wykazują mniej niż doskonałe właściwości, zostanie osiągnięty limit, w którym wyjście bramki nie będzie w stanie skierować więcej prądu do kolejnych wejść bramki - próba zrobienia tego powoduje spadek napięcia poniżej poziomu zdefiniowanego dla poziomu logicznego na tym przewodzie, powodując błędy.

Fan-out to liczba wejść, które można podłączyć do wyjścia, zanim prąd wymagany przez wejścia przekroczy prąd, który może być dostarczony przez wyjście przy zachowaniu prawidłowych poziomów logicznych. Bieżące wartości mogą być różne dla stanów logicznego zera i logicznej jedynki iw takim przypadku musimy wziąć parę, która daje niższy rozrzut. Można to wyrazić matematycznie jako

gdzie jest funkcją podłogi .

Biorąc pod uwagę tylko te liczby, liczba bramek logicznych TTL jest ograniczona do około 2 do 10, w zależności od typu bramki, podczas gdy bramki CMOS mają rozgałęzienia prądu stałego, które są na ogół znacznie wyższe niż jest to prawdopodobne w praktycznych obwodach (np. przy użyciu specyfikacji NXP Semiconductor dla ich układów CMOS serii HEF4000 w temperaturze 25°C i napięciu 15 V daje rozrzut 34 000).

Wyjście AC

Jednak wejścia rzeczywistych bramek mają zarówno pojemność, jak i rezystancję względem szyn zasilających . Ta pojemność spowalnia przejście wyjściowe poprzedniej bramki, a tym samym zwiększa jej opóźnienie propagacji . W rezultacie, zamiast stałego rozszerzania, projektant ma do czynienia z kompromisem między rozszerzaniem a opóźnieniem propagacji (co wpływa na maksymalną prędkość całego systemu). Efekt ten jest mniej wyraźny w systemach TTL, co jest jednym z powodów, dla których TTL utrzymywał przewagę prędkości nad CMOS przez wiele lat.

Często pojedynczy sygnał (jako skrajny przykład, sygnał zegara) musi napędzać znacznie więcej niż 10 rzeczy na chipie. Zamiast po prostu podłączać wyjście bramki do 1000 różnych wejść, projektanci obwodów stwierdzili, że posiadanie drzewa (jako skrajny przykład drzewa zegarowego) działa znacznie szybciej – na przykład, aby wyjście tej bramki sterowało 10 buforami (lub równoważnie bufor przeskalowany 10 razy większy niż bufor o minimalnym rozmiarze), te bufory napędzają 100 innych buforów (lub równoważnie bufor przeskalowany 100 razy większy niż bufor o minimalnym rozmiarze), a te końcowe bufory napędzają 1000 żądane wejścia. Podczas projektowania fizycznego niektóre narzędzia projektowe VLSI dokonują wstawiania bufora w ramach zamykania projektu integralności sygnału .

Podobnie, zamiast po prostu podłączać wszystkie 64 bity wyjściowe do pojedynczej 64-wejściowej bramki NOR w celu wygenerowania flagi Z na 64-bitowej jednostce ALU, projektanci obwodów stwierdzili, że posiadanie drzewa działa znacznie szybciej – na przykład posiadanie Z flaga generowana przez 8-wejściową bramkę NOR, a każde z ich wejść generowane przez 8-wejściową bramkę OR.

Przypominając ekonomię radix , jedno oszacowanie całkowitego opóźnienia takiego drzewa - całkowitej liczby etapów przez opóźnienie każdego etapu - daje optymalne (minimalne opóźnienie), gdy każdy etap drzewa jest przeskalowany o e , w przybliżeniu 2,7. Ludzie, którzy projektują cyfrowe układy scalone, zwykle wstawiają drzewa, gdy jest to konieczne, tak aby liczba wejść i wyjść każdej bramki na chipie wynosiła od 2 do 10.

Dynamiczny lub AC fan-out, a nie DC fan-out jest zatem głównym czynnikiem ograniczającym w wielu praktycznych przypadkach, ze względu na ograniczenie prędkości. Załóżmy na przykład, że mikrokontroler ma 3 urządzenia na swoich liniach adresowych i danych, a mikrokontroler może obsłużyć 35 pF pojemności magistrali przy maksymalnej szybkości zegara. Jeśli każde urządzenie ma 8 pF pojemności wejściowej, to dopuszczalna jest tylko 11 pF pojemności śladowej. (Ścieżki trasowania na płytkach drukowanych zwykle mają 1-2 pF na cal, więc w tym przypadku ścieżki mogą mieć maksymalnie 5,5 cala długości). Jeśli ten warunek długości ścieżki nie może być spełniony, mikrokontroler musi działać na wolniejszej magistrali prędkość dla niezawodnego działania lub układ buforowy z napędem o wyższym prądzie musi być włożony do obwodu. Wyższy prąd napędowy zwiększa prędkość, ponieważ ; prościej, prąd to szybkość przepływu ładunku, więc zwiększony prąd ładuje pojemność szybciej, a napięcie na kondensatorze jest równe ładunkowi na nim podzielonemu przez pojemność. Tak więc przy większym prądzie napięcie zmienia się szybciej, co umożliwia szybszą sygnalizację przez magistralę.

Niestety, ze względu na wyższe prędkości nowoczesnych urządzeń, symulacje IBIS mogą być wymagane do dokładnego określenia dynamicznego rozwinięcia, ponieważ dynamiczne rozwinięcie nie jest jasno zdefiniowane w większości arkuszy danych. (Zobacz link zewnętrzny, aby uzyskać więcej informacji).

Zobacz też

Linki zewnętrzne