MCST-R1000

MCST R1000

MCST R1000 FPGA
Informacje ogólne
Wystrzelony	2010 ( 2010 )
Zaprojektowany przez	MCST
Wspólni producenci	TSMC
Wydajność
Maks. Częstotliwość taktowania procesora	750 MHz do 1 GHz
Prędkości FSB	2 Gb/s
Pamięć podręczna
Pamięć podręczna L1	48 kB
Pamięć podręczna L2	2 MB
Architektura i klasyfikacja
Aplikacja	Osadzony
Węzeł technologiczny	100 mm²
Zestaw instrukcji	SPARC V9
Specyfikacje fizyczne
Rdzenie	4
pakiet(y)	FPGA
Historia
Poprzednik	MCST-R500S
Następca	MCST-R2000

MCST R1000 ( rosyjski : МЦСТ R1000 ) to 64-bitowy mikroprocesor opracowany przez Moscow Center of SPARC Technologies (MCST) i wyprodukowany przez TSMC .

Podczas rozwoju ten mikroprocesor został oznaczony jako MCST-4R .

Najważniejsze cechy MCST R1000

• implementuje architekturę zestawu instrukcji SPARC V9 (ISA)
• czterordzeniowy
• podstawowe specyfikacje:
  • uporządkowany, superskalarny z podwójnym emisją
  • 7-etapowy potok liczb całkowitych
  • 9-stopniowy potok zmiennoprzecinkowy
  • VIS rozszerzenia 1 i 2
  • Jednostka mnożenia-akumulowania
  • 16 KB pamięci podręcznej instrukcji L1 ( zabezpieczenie parzystości )
  • 32 KB pamięci podręcznej danych L1 ( zabezpieczenie parzystości )
  • rozmiar 7,6mm ²
• współdzielona pamięć podręczna L2 2MB ( zabezpieczenie ECC )
• zintegrowany kontroler pamięci
• zintegrowany kontroler ccNUMA
• Częstotliwość zegara 1 GHz
• Proces 90 nm
• rozmiar matrycy 128 mm ²
• ~ 150 milionów tranzystorów
• pobór mocy 15W

Rdzeń MCST R1000

Rurociąg MCST R1000

Schemat MCST R1000

System wieloprocesorowy ccNUMA z czterema mikroprocesorami MCST R1000