MCST-R500S
| Informacje ogólne | |
|---|---|
| Wystrzelony | 2007 |
| Zaprojektowany przez | Moskiewskie Centrum Technologii SPARC (MCST) |
| Wspólni producenci | |
| Wydajność | |
| Maks. Częstotliwość taktowania procesora | 500MHz |
| Architektura i klasyfikacja | |
| Zestaw instrukcji | SPARC V8 |
| Specyfikacje fizyczne | |
| Rdzenie |
|
MCST R500S ( rosyjski : МЦСТ R500S ) to 32-bitowy system-on-a-chip , opracowany przez Moscow Center of SPARC Technologies (MCST) i wyprodukowany przez TSMC .
Najważniejsze cechy MCST R500S
- implementuje architekturę zestawu instrukcji SPARC V8 (ISA)
- dwurdzeniowy
- dwa rdzenie mogą pracować w redundancji , aby zwiększyć niezawodność systemu.
- podstawowe specyfikacje:
- w kolejności, w jednym numerze
- 5-stopniowy potok liczb całkowitych
- 7-stopniowy potok zmiennoprzecinkowy
- 16 KB pamięci podręcznej instrukcji L1
- 32 KB pamięci podręcznej danych L1
- współdzielona pamięć podręczna L2 o pojemności 512 KB
- zintegrowane kontrolery:
- Częstotliwość zegara 500 MHz
- Proces 130 nm
- rozmiar matrycy 100 mm 2
- ~ 45 milionów tranzystorów
- pobór mocy 5W
Kategorie: