Menedżer zegara cyfrowego

Menedżer zegara cyfrowego ( DCM ) to element elektroniczny dostępny w niektórych programowalnych przez użytkownika macierzach bramek (FPGA) (zwłaszcza produkowanych przez firmę Xilinx ). Menedżer zegara cyfrowego jest przydatny do manipulowania sygnałami zegara wewnątrz układu FPGA i unikania przekrzywienia zegara , które mogłoby wprowadzić błędy w obwodzie.

Używa

Menedżery zegarów cyfrowych mają następujące aplikacje:

• Mnożenie lub dzielenie przychodzącego zegara (który może pochodzić spoza układu FPGA lub z cyfrowego syntezatora częstotliwości [DFS] ).
• Upewnienie się, że zegar ma stały cykl pracy .
• Dodanie przesunięcia fazowego z dodatkowym wykorzystaniem pętli z blokadą opóźnienia .
• Eliminacja przekrzywienia zegara w projekcie FPGA.

Zobacz też

• Pętla synchronizacji fazowej