PowerPC600
PowerPC 600 była pierwszą zbudowaną rodziną procesorów PowerPC . Zostały zaprojektowane w zakładzie w Somerset w Austin w Teksasie , wspólnie finansowane i obsługiwane przez inżynierów z IBM i Motoroli w ramach sojuszu AIM . Firma Somerset została otwarta w 1992 roku i jej celem było wyprodukowanie pierwszego procesora PowerPC, a następnie dalsze projektowanie procesorów PowerPC ogólnego przeznaczenia do komputerów osobistych . Pierwszym wcieleniem stał się PowerPC 601 w 1993 r., a wkrótce pojawiła się druga generacja z PowerPC 603, PowerPC 604 i 64-bitowym PowerPC 620.
| Architektury POWER , PowerPC i Power ISA |
|---|
| NXP (dawniej Freescale i Motorola) |
| IBM-a |
|
| IBM/Nintendo |
| Inny |
| Powiązane linki |
| Anulowane w kolorze szarym , historyczne kursywą |
Rodzina nuklearna
| procesor | Etapy rurociągu | Różne |
|---|---|---|
| PowerPC 601 | 4 | 3 jednostki wykonawcze, statyczne przewidywanie rozgałęzień. Wsparcie SMP. |
| PowerPC 603 | 4 | 5 jednostek wykonawczych, przewidywanie rozgałęzień. Żadnego SMP. |
| PowerPC 604 | 6 | Superskalarne, wykonanie poza kolejnością, 6 jednostek wykonawczych. Wsparcie SMP. |
| PowerPC 620 | 5 | Wykonanie poza kolejnością – obsługa SMP. |
PowerPC 601
PowerPC 601 był pierwszą generacją mikroprocesorów obsługujących podstawowy 32-bitowy zestaw instrukcji PowerPC . Prace projektowe rozpoczęły się na dobre w połowie 1991 r., a pierwsze prototypowe chipy były dostępne w październiku 1992 r. Pierwsze 601 procesorów zostało wprowadzonych do stacji roboczej IBM RS/ 6000 w październiku 1993 r. (wraz z jej potężniejszą linią wielochipowych procesorów IBM POWER2 ). i pierwsze komputery Apple Power Macintosh 14 marca 1994 r. Model 601 był pierwszą zaawansowaną, jednoukładową implementacją architektury POWER/PowerPC, zaprojektowaną zgodnie z harmonogramem awaryjnym, aby ugruntować pozycję PowerPC na rynku i scementować sojusz AIM. Aby osiągnąć niezwykle napięty harmonogram, a jednocześnie uwzględnić zasadniczo nowe funkcjonalności (takie jak znaczne ulepszenie wydajności, nowe instrukcje i, co ważne, pierwsza symetrycznego przetwarzania wieloprocesowego (SMP) w POWER/PowerPC), w projekcie wykorzystano szereg kluczowych technologii i strategii zarządzania projektami. Zespół 601 wykorzystał większość podstawowej struktury i części pojedynczego chipa IBM RISC (RSC), ale obejmowało także obsługę zdecydowanej większości nowych instrukcji PowerPC, których nie ma w zestawie instrukcji POWER . Chociaż prawie każda część projektu RSC została zmodyfikowana, a wiele bloków projektowych zostało zasadniczo zmodyfikowanych lub całkowicie przeprojektowanych, biorąc pod uwagę zupełnie inną strukturę ujednoliconej magistrali we/wy i spójność SMP/pamięci wsparcie. Nowe zmiany w PowerPC, wykorzystujące podstawową strukturę RSC, były bardzo korzystne w zmniejszeniu niepewności w obszarze chipa/planowaniu podłogi oraz analizie/dostrajaniu taktowania. Warto zauważyć, że procesor 601 nie tylko zaimplementował istotne nowe kluczowe funkcje, takie jak SMP, ale także działał jako pomost pomiędzy procesorami POWER i przyszłymi procesorami PowerPC, pomagając IBM i twórcom oprogramowania w przejściu na PowerPC. Od rozpoczęcia projektowania do wyprodukowania pierwszego prototypu 601 minęło zaledwie 12 miesięcy, co pozwoliło nam mocno wysilić się na wcześniejsze wprowadzenie PowerPC na rynek.
60x autobus
Aby pomóc w szybkim włączeniu architektury magistrali 88110 do modelu 601 z korzyścią dla sojuszu i jego klientów, kierownictwo Motoroli dostarczyło nie tylko specyfikacje architektury magistrali 88110, ale także garstkę projektantów 88110 znających się na magistrali, którzy pomogli Implementacja i weryfikacja logiki magistrali 60x. Biorąc pod uwagę, że zespół projektowy systemu Apple znał strukturę magistrali we/wy z modelu 88110 Motoroli, a implementacja magistrali we/wy była dobrze zdefiniowana i udokumentowana, zespół 601 przyjął technologię magistrali, aby skrócić czas wprowadzenia produktu na rynek. Autobus został przemianowany na autobus 60x raz wdrożony w modelu 601. Projektanci Motoroli (i niewielkiej liczby Apple) dołączyli do ponad 120 projektantów IBM podczas tworzenia modelu 601.
Użycie magistrali 88110 jako podstawy dla magistrali 60x pomogło w tworzeniu harmonogramów na wiele sposobów. Pomogło to zespołowi Apple Power Macintosh, zmniejszając liczbę przeprojektowań obsługiwanych przez nie układów ASIC , a także skróciło czas potrzebny projektantom i architektom procesorów na zaproponowanie, udokumentowanie, negocjowanie i zamknięcie nowego interfejsu magistrali (skutecznie unikając problemu „Bus Wars” oczekiwany przez zespół zarządzający 601, jeśli autobus 88110 lub poprzednie autobusy RSC nie zostały przyjęte). Warto zauważyć, że przyjęcie magistrali 88110 z korzyścią dla wysiłków Apple i sojuszu odbyło się kosztem wysiłków pierwszego zespołu projektowego systemu IBM RS/6000, którego pomocnicze układy ASIC były już wdrożone wokół zupełnie innej struktury magistrali RSC.
Ta magistrala 60x stała się później dość trwałym podstawowym interfejsem dla wielu wariantów procesorów 601, 603, 604, G3 , G4 i Motorola/Freescale PowerQUICC .
Projekt
Układ został zaprojektowany tak, aby pasował do szerokiej gamy zastosowań i obsługiwał zewnętrzną pamięć podręczną L2 oraz symetryczne przetwarzanie wieloprocesowe . Miał cztery jednostki funkcjonalne, w tym jednostkę zmiennoprzecinkową , jednostkę całkowitą , jednostkę rozgałęziającą i jednostkę sekwencyjną. W procesorze znalazł się także moduł zarządzania pamięcią . Potok liczb całkowitych miał długość czterech etapów, potok odgałęzień miał długość dwóch etapów, potok pamięci miał pięć etapów, a potok zmiennoprzecinkowy miał sześć etapów.
Po raz pierwszy wprowadzony na rynek w systemach IBM jesienią 1993 roku, był sprzedawany przez IBM jako PPC601 i Motorolę jako MPC601. Działał z częstotliwością od 50 do 80 MHz. Został on wykonany w CMOS 0,6 μm z czterema poziomami aluminiowych połączeń wzajemnych . Matryca miała rozmiar 121 mm2 i zawierała 2,8 miliona tranzystorów. Model 601 ma 32 KB zunifikowanej pamięci podręcznej L1 , co w tamtym czasie uznawano za dużą pojemność w przypadku wbudowanej pamięci podręcznej. Częściowo dzięki dużej pamięci podręcznej uznano go za procesor o wysokiej wydajności w swoim segmencie, przewyższający konkurencyjny Intel Pentium . PowerPC 601 był używany w pierwszych komputerach Power Macintosh firmy Apple oraz w różnych stacjach roboczych RS/6000 i serwerach SMP firm IBM i Groupe Bull .
IBM był wyłącznym producentem mikroprocesorów 601 i 601+ w swoich zakładach produkcyjnych w Burlington w stanie Vermont i East Fishkill w stanie Nowy Jork . Model 601 korzystał z procesu IBM CMOS-4s, a model 601+ korzystał z procesu IBM CMOS-5x. Bardzo niewielka liczba procesorów 601 i 601+ została ponownie oznaczona logo Motoroli i numerami części oraz rozprowadzona za pośrednictwem firmy Motorola. Fakty te są nieco niejasne, biorąc pod uwagę różne zdjęcia „Motoroli MPC601”, a szczególnie jeden konkretny przypadek mistrzowskiego marketingu Motoroli, w którym model 601 został uznany za jeden z magazynów Time s 1994 „Produkt Roku” ze znakiem Motoroli.
PowerPC 601v
Zaktualizowana wersja, PowerPC 601v lub PowerPC 601+ , działająca w zakresie od 90 do 120 MHz, została wprowadzona w 1994 roku. Została wyprodukowana w nowszym procesie CMOS 0,5 μm z czterema poziomami połączeń, w wyniku czego matryca miała wymiary 74 mm2 . Projekt 601+ został przemapowany z CMOS-4 na CMOS-5x przez zespół składający się wyłącznie z IBM. Aby uniknąć opóźnień we wprowadzaniu produktów na rynek wynikających ze zmian narzędzi projektowych i ujednolicenia zasad dotyczących fabryk, zarówno modele 601, jak i 601+ zostały zaprojektowane przy użyciu narzędzi IBM EDA na systemach IBM i wyprodukowane w zakładach wyłącznie IBM.
PowerPC 603
PowerPC 603 był pierwszym procesorem wdrażającym kompletną 32-bitową architekturę PowerPC zgodnie ze specyfikacją. Wprowadzony w 1994 roku, był to zaawansowana konstrukcja jak na tamte czasy, będąc jednym z pierwszych mikroprocesorów oferującym podwójne wydanie (do trzech ze składaniem odgałęzień) i wykonanie poza kolejnością w połączeniu z niskim zużyciem energii wynoszącym 2,2 W i małą matrycą 85 mm 2 . Został zaprojektowany jako tani procesor o niskim poborze mocy do zastosowań przenośnych. Jedną z głównych funkcji były funkcje oszczędzania energii (tryb drzemki, drzemki i uśpienia), które mogły radykalnie zmniejszyć zapotrzebowanie na energię, pobierając jedynie 2 mW w trybie uśpienia. Model 603 ma czterostopniowy potok i pięć jednostek wykonawczych: jednostkę całkowitą, jednostkę zmiennoprzecinkową, jednostka przewidywania rozgałęzień , jednostka ładowania/przechowywania i jednostka rejestru systemowego. Posiada oddzielne 8 KB pamięci podręczne L1 dla instrukcji i danych oraz 32/64-bitową magistralę pamięci 60x, osiągającą do 120 MHz przy 3,8 V. Rdzeń 603 nie miał sprzętowej obsługi SMP .
PowerPC 603 miał 1,6 miliona tranzystorów i został wyprodukowany przez IBM i Motorolę w procesie CMOS 0,5 μm z czterema poziomami połączeń wzajemnych. Matryca miała duży rozmiar 85 mm2 i moc 2,2 W przy 80 MHz. Architektura 603 jest bezpośrednim przodkiem architektury PowerPC 750 , sprzedawanej przez firmę Apple jako PowerPC „G3”.
Model 603 był przeznaczony do użytku w przenośnych komputerach Apple Macintosh , ale nie mógł uruchamiać oprogramowania emulującego 68 KB z wydajnością uznawaną przez Apple za odpowiednią ze względu na mniejsze pamięci podręczne procesora. W rezultacie Apple zdecydował się używać wyłącznie modelu 603 w swojej taniej linii komputerów stacjonarnych Performa. Spowodowało to opóźnienie Apple PowerBook 5300 i PowerBook Duo 2300 , ponieważ Apple zdecydowało się poczekać na wersję procesora. Użycie przez Apple procesora 603 z linii Performa 5200 doprowadziło do tego, że procesor zyskał złą reputację. Oprócz problemu z wydajnością emulacji 68K, maszyny Performa były dostarczane z różnymi wadami konstrukcyjnymi, niektórymi z nich poważnymi, związanymi z innymi aspektami konstrukcji komputerów, w tym wydajnością i stabilnością sieci, problemami z magistralą (szerokość, prędkość, rywalizacja, i złożoność), błędy ROM i wydajność dysku twardego. Żaden z problemów linii 5200, poza wydajnością emulacji 68K, nie był związany z procesorem 603. Zamiast tego procesor został zmodernizowany tak, aby można go było używać z płytami głównymi 68K i innymi przestarzałymi częściami. Witryna Low End Mac ocenia Performa 5200 jako najgorszy komputer Mac wszechczasów. Model 603 znalazł szerokie zastosowanie w różnych urządzeniach wbudowanych. [ potrzebne źródło ]
PowerPC 603e i 603ev
Problemy z wydajnością 603 zostały rozwiązane w PowerPC 603e . Pamięć podręczna L1 została powiększona i udoskonalona do 16 KB czterokierunkowej pamięci podręcznej danych i instrukcji. Podwojono także częstotliwość taktowania procesorów, osiągając 200 MHz. Skrócenie procesu produkcyjnego do 350 nm umożliwiło osiągnięcie prędkości do 300 MHz. Ta część jest czasami nazywana PowerPC 603ev . Modele 603e i 603ev mają po 2,6 miliona tranzystorów każdy i mają wymiary odpowiednio 98 mm2 i 78 mm2 . 603ev pobiera maksymalnie 6 W przy 300 MHz.
PowerPC 603e był pierwszym głównym procesorem do komputerów stacjonarnych, który osiągnął 300 MHz, podobnie jak w Power Macintosh 6500 . Procesor 603e był również używany w kartach akceleratorów Phase5 dla komputerów z linii Amiga , z procesorami o prędkościach od 160 do 240 MHz. PowerPC 603e jest nadal sprzedawany przez IBM i Freescale, a także inne firmy, takie jak Atmel i Honeywell , które produkują wersję RHPPC wzmocnioną promieniowaniem . PowerPC 603e był jednocześnie sercem BeBoxa firmy Be Inc. BeBox jest godny uwagi, ponieważ jest systemem wieloprocesorowym , do czego 603 nie został zaprojektowany. IBM zastosował także procesory PowerPC 603e w serii IBM ThinkPad 800 . W niektórych seriach oscyloskopów cyfrowych LeCroy używał PowerPC 603e jako głównego procesora. Procesory 603e zasilają także wszystkie 66 satelitów floty telefonii satelitarnej Iridium . Każdy z satelitów zawiera siedem procesorów Motorola/Freescale PowerPC 603e, każdy o częstotliwości około 200 MHz. W Mark 54 Lightweight Torpedo zastosowano również niestandardowy procesor 603e .
G2
Rdzeń PowerPC 603e, przemianowany przez firmę Freescale na G2 , stanowi podstawę wielu wbudowanych procesorów PowerQUICC II i jako taki jest stale udoskonalany. Procesory SoC PowerQUICC II firmy Freescale noszą oznaczenie MPC82xx i są dostępne w różnych konfiguracjach z częstotliwością sięgającą 450 MHz. Nazwa G2 jest również używana jako retronim dla procesorów 603e i 604 w celu dostosowania ich do G3, G4 i G5.
e300
Firma Freescale ulepszyła rdzeń 603e, nazywając go e300 , w wbudowanych procesorach PowerQUICC II Pro . Dodano większe pamięci podręczne L1 o pojemności 32/32 KB i inne środki zwiększające wydajność. SoC firmy Freescale noszą oznaczenie MPC83xx i są dostępne w różnych konfiguracjach, osiągając prędkości do 667 MHz. e300 jest także rdzeniem MPC5200B , który jest stosowany w małym komputerze EFIKA .
PowerPC 604
PowerPC 604 został wprowadzony na rynek w grudniu 1994 roku wraz z modelem 603 i został zaprojektowany jako wysokowydajny układ dla stacji roboczych i serwerów klasy podstawowej i jako taki zapewniał sprzętową obsługę symetrycznego przetwarzania wieloprocesowego . Procesor 604 był szeroko stosowany w zaawansowanych systemach Apple, a także w klonach komputerów Macintosh , w serwerach i stacjach roboczych IBM RS/6000 z niższej półki , w płytach akceleratorów Amiga oraz jako wbudowany procesor do zastosowań telekomunikacyjnych.
604 jest procesorem superskalarnym , zdolnym do jednoczesnego wydawania czterech instrukcji. Model 604 ma sześciostopniowy potok i sześć jednostek wykonawczych, które mogą pracować równolegle, wykonując do sześciu instrukcji w każdym cyklu. Dwie proste i jedna zespolona jednostka całkowita , jedna jednostka zmiennoprzecinkowa , jedna jednostka przetwarzająca rozgałęzienia zarządzająca wykonywaniem poza kolejnością i jedna jednostka ładowania/magazynu. Posiada oddzielne pamięci podręczne L1 o wielkości 16 KB danych i instrukcji. Interfejs zewnętrzny to 32- lub 64-bitowa magistrala 60x pracująca z częstotliwością taktowania do 50 MHz.
PowerPC 604 zawiera 3,6 miliona tranzystorów i został wyprodukowany przez IBM i Motorolę w procesie CMOS 0,5 μm z czterema poziomami połączeń wzajemnych. Matryca miała wymiary 12,4 mm na 15,8 mm (196 mm2 ) i pobierała 14-17 W przy 133 MHz. Działał z częstotliwością od 100 do 180 MHz.
PowerPC 604e
PowerPC 604e został wprowadzony na rynek w lipcu 1996 roku i dodał jednostkę rejestru stanu oraz oddzielną pamięć podręczną L1 o wielkości 32 KB danych i instrukcji, a także inne zmiany w podsystemie pamięci i jednostce przewidywania rozgałęzień, co spowodowało wzrost wydajności o 25% w porównaniu do swojego poprzednika. Miał 5,1 miliona tranzystorów i został wyprodukowany przez IBM i Motorolę w procesie CMOS 0,35 μm z pięcioma poziomami połączeń wzajemnych. Matryca miała wymiary 148 mm2 lub 96 mm2 i była produkowana odpowiednio przez Motorolę i IBM, pobierając 16–18 W przy 233 MHz. Działał z częstotliwością od 166 do 233 MHz i obsługiwał magistralę pamięci do 66 MHz.
PowerPC 604ev „Mach5”
PowerPC 604ev , 604r lub „Mach 5” został wprowadzony na rynek w sierpniu 1997 roku i był zasadniczo procesorem 604e wyprodukowanym przez IBM i Motorolę w nowszym procesie, osiągającym wyższe prędkości przy mniejszym zużyciu energii. Matryca miała rozmiar 47 mm2 i była wykonana w procesie CMOS 0,25 µm z pięcioma poziomami połączeń wzajemnych i pobierała 6 W przy 250 MHz. Działał z częstotliwością od 250 do 400 MHz i obsługiwał magistralę pamięci do 100 MHz.
Podczas gdy Apple porzucił model 604ev w 1998 roku na rzecz PowerPC 750 , IBM przez kilka lat nadal używał go w podstawowych modelach swoich komputerów RS/6000 .
PowerPC 620
PowerPC 620 był pierwszą implementacją całej 64-bitowej architektury PowerPC. Był to PowerPC drugiej generacji, obok modeli 603 i 604, ale przeznaczony na rynek wysokiej klasy stacji roboczych i serwerów. Na papierze był potężny i początkowo miał zostać wprowadzony na rynek wraz ze swoimi braćmi, ale opóźniono go do 1997 roku. Kiedy pojawił się, jego wydajność była porównywalnie słaba, a znacznie tańszy 604e go przewyższył. Dlatego model 620 nigdy nie był produkowany w dużych ilościach i był bardzo mało używany. Jedynym użytkownikiem PowerPC 620 była firma Groupe Bull w systemie Escala UNIX maszyny, ale nie dostarczyły dużych ilości. IBM, który zamierzał zastosować go w stacjach roboczych i serwerach, zdecydował się poczekać na jeszcze mocniejsze 64-bitowe procesory RS64 i POWER3 .
Model 620 został wyprodukowany przez Motorolę w procesie 0,5 μm. Miał 6,9 miliona tranzystorów, a powierzchnia matrycy wynosiła 311 mm2 . Działał z częstotliwością taktowania od 120 do 150 MHz i pobierał 30 W przy 133 MHz. Późniejszy model został zbudowany w procesie 0,35 μm, co umożliwiło osiągnięcie częstotliwości 200 MHz. [ potrzebne dalsze wyjaśnienia ]
Model 620 był podobny do modelu 604. Posiada pięciostopniowy potok, tę samą obsługę symetrycznego przetwarzania wieloprocesowego i tę samą liczbę jednostek wykonawczych; jednostka załadowcza/magazynowa, jednostka rozgałęziona, jednostka FPU i trzy jednostki całkowite. W przypadku większych pamięci podręcznych instrukcji i danych o wielkości 32 KB obsługa pamięci podręcznej L2 o pojemności 128 MB i mocniejsze jednostki oddziałowe i ładujące/magazynowe, które miały więcej buforów, model 620 był bardzo wydajny. Tabela historii rozgałęzień była również większa i mogła wysyłać więcej instrukcji, dzięki czemu procesor mógł efektywniej obsługiwać wykonywanie poza kolejnością niż 604. Jednostka zmiennoprzecinkowa również została ulepszona w porównaniu z 604. Dzięki szybszemu cyklowi pobierania i obsłudze dla kilku kluczowych instrukcji sprzętowych (takich jak sqrt), w połączeniu z szybszymi i szerszymi szynami danych, stał się on bardziej wydajny niż FPU w 604. [ potrzebne dalsze wyjaśnienia ]
Autobusy 6XX i GX
Magistralą systemową była szersza i szybsza 128-bitowa magistrala pamięci zwana magistralą 6XX . Została zaprojektowana jako magistrala systemowa dla systemów wieloprocesorowych, w których miały być podłączone procesory, pamięci podręczne, pamięć i wejścia/wyjścia, wspomagane przez układ sterujący systemem. Obsługuje zarówno 32-, jak i 64-bitowe procesory PowerPC, adresy pamięci większe niż 32 bity i środowiska NUMA . Stosowano go także w systemach POWER3, RS64 i 601, a także RS/6000 opartych na 604 (z chipem mostkowym). Magistrala później przekształciła się w magistralę GX w POWER4 , a później w GX+ i GX++ Odpowiednio POWER5 i POWER6 . Magistrala GX jest również używana w komputerach mainframe IBM z10 i z196 System z .
- Wkład w historię Uniksa w firmie Bull (Ciekawa lektura dotycząca użycia PowerPC 620 w firmie Bull. Po francusku)
Rodzina wielopokoleniowa
PowerPC 602
PowerPC 602 był uproszczoną wersją PowerPC 603, stworzoną specjalnie dla konsol do gier przez Motorolę i IBM, wprowadzoną na rynek w lutym 1995. Posiada mniejszą pamięć podręczną L1 (4 KB instrukcji i 4 KB danych), zmiennoprzecinkową o pojedynczej precyzji jednostkę i zmniejszoną jednostkę przewidywania rozgałęzień. Oferowany był z częstotliwością od 50 do 80 MHz i pobierał 1,2 W przy 66 MHz. Składał się z 1 miliona tranzystorów i miał powierzchnię 50 mm2, wyprodukowany w procesie CMOS o grubości 0,5 μm i z czterema poziomami połączeń wzajemnych.
Firma 3DO opracowała konsolę do gier M2 , która wykorzystywała dwa procesory PowerPC 602, ale nigdy nie została wprowadzona na rynek.
PowerPC 603q
21 października 1996 roku firma Quantum Effect Devices (QED) produkująca półprzewodniki bez fabless ogłosiła na Forum Mikroprocesorów procesor zgodny z PowerPC 603 o nazwie „ PowerPC 603q ” . Pomimo swojej nazwy nie miał on nic wspólnego z żadną inną 603. Była to od podstaw implementacja 32-bitowej architektury PowerPC, przeznaczona na rynek high-end Embedded, rozwijana przez dwa lata. Jako taki był mały, prosty, energooszczędny, ale potężny; dorównując droższemu modelowi 603e i pobierając mniej energii. Miał uporządkowany, pięciostopniowy potok z jedną jednostką całkowitą, a jednostka zmiennoprzecinkowa podwójnej precyzji (FPU) i oddzielne 16 KB instrukcji i 8 KB pamięci podręcznej danych. Chociaż jednostka całkowita była zupełnie nową konstrukcją, jednostka FPU została zaczerpnięta z R4600, aby zaoszczędzić czas. Przy zastosowaniu procesu produkcyjnego o grubości 0,5 μm miał on wymiary 69 mm2 i pobierał zaledwie 1,2 W przy 120 MHz .
Model 603q został zaprojektowany dla Motoroli, ale firma wycofała się z kontraktu, zanim model 603q wszedł do pełnej produkcji. W rezultacie model 603q został anulowany, ponieważ firma QED nie mogła kontynuować sprzedaży procesora, ponieważ nie posiadała własnej licencji PowerPC.
PowerPC 613
„PowerPC 613” to nazwa, którą Motorola nadała PowerPC trzeciej generacji. Podobno zmieniono jego nazwę na „ PowerPC 750 ” w odpowiedzi na procesor x704 firmy Exponential Technology , który został zaprojektowany tak, aby znacznie przewyższać procesor 604. Nie ma jednak prawie żadnych źródeł potwierdzających tę informację i mogą to być czyste spekulacje lub odniesienie do zupełnie innego procesora.
PowerPC 614
Podobnie jak PowerPC 613, „PowerPC 614” mogła być nazwą nadawaną przez Motorolę PowerPC trzeciej generacji, a później zmienioną z tego samego powodu co 613. Sugerowano, że nazwę tej części zmieniono na „ PowerPC 7400 ”, a Motorola nawet zderzyłem się z PowerPC czwartej generacji, mimo że różnice architektoniczne między „G3” i „G4” były niewielkie. Nie ma jednak prawie żadnych źródeł potwierdzających tę informację i mogą to być czyste spekulacje lub odniesienie do zupełnie innego procesora.
PowerPC 615
„ PowerPC 615 ” to procesor PowerPC ogłoszony przez IBM w 1994 roku, ale który nigdy nie wszedł do masowej produkcji . Jego główną cechą było wbudowanie x86 w matrycę, dzięki czemu procesor mógł natywnie przetwarzać zarówno instrukcje PowerPC, jak i x86. System operacyjny działający na PowerPC 615 może wybrać wykonywanie 32-bitowych lub 64-bitowych instrukcji PowerPC, 32-bitowych instrukcji x86 lub kombinacji trzech. Instrukcje miksowania wymagałyby zmiany kontekstu w procesorze i wiązałyby się z niewielkim obciążeniem. Jedynymi systemami operacyjnymi obsługującymi 615 były Minix oraz specjalna wersja rozwojowa OS/2 .
Miał on wymiary 330 mm2 i został wyprodukowany przez IBM w procesie o grubości 0,35 µm. Był kompatybilny pinowo z procesorami Intel Pentium i miał porównywalną prędkość. Procesor wprowadzono jedynie jako prototyp, a program został po części zabity przez to, że Microsoft nigdy nie wspierał procesora. Inżynierowie pracujący nad PowerPC 615 trafili później do firmy Transmeta , gdzie pracowali nad procesorem Crusoe . Wraz z postępem w rozwoju oprogramowania do tłumaczeń dynamicznych, takiego jak Digital FX!32 wyrażono sceptycyzm co do przeznaczania zasobów sprzętowych na uruchamianie zagranicznych plików binarnych, podczas gdy zamiast tego zasoby te mogłyby zostać wykorzystane do poprawy wydajności natywnej, co byłoby korzystne również dla wydajności przetłumaczonych plików binarnych.
PowerPC 625
„PowerPC 625” to wczesna nazwa 64-bitowych procesorów PowerPC z serii Apache, zaprojektowanych przez IBM w oparciu o zestaw instrukcji „Amazon” PowerPC-AS. Później przemianowano je na „ RS64 ”. Oznaczenie „PowerPC 625” nigdy nie było używane w odniesieniu do końcowych procesorów.
PowerPC630
„PowerPC 630” to wczesna nazwa wysokiej klasy 64-bitowego procesora PowerPC, zaprojektowanego przez IBM w celu ujednolicenia zestawów instrukcji POWER i PowerPC . Później przemianowano go na „ POWER3 ”, prawdopodobnie w celu odróżnienia go od bardziej konsumenckich procesorów „PowerPC” używanych przez firmę Apple .
PowerPC 641
„PowerPC 641” , kryptonim Habanero , to nieistniejący już projekt PowerPC opracowany przez IBM w latach 1994–96. Sugerowano, że był to PowerPC trzeciej generacji oparty na procesorze 604.
Zobacz też
- PowerPC 970
- Architektura zestawu instrukcji IBM POWER
- Mikroprocesory IBM Power
- Moc ISA
- Lista modeli komputerów Macintosh pogrupowanych według typu procesora
Dalsza lektura
- Weiss, Szlomo; Smith, James Edward (1994). MOC i PowerPC . Morgana Kaufmanna. ISBN 1558602798 . — Odpowiednie części: Rozdział 8 (opis PowerPC 601) i Rozdział 11 (porównanie PowerPC 601 i Alpha 21064)