Projekt skanowania wrażliwy na poziom
W dziedzinie elektroniki Projekt skanowania czułego na poziom (LSSD) jest częścią procesu testowania produkcji układów scalonych . Jest to metoda projektowania skanowania DFT , która wykorzystuje oddzielne zegary systemowe i skanujące, aby odróżnić tryb normalny od trybu testowego. Zatrzaski są używane parami, każdy ma normalne wejście danych, wyjście danych i zegar do pracy systemu. W przypadku operacji testowych dwa zatrzaski tworzą parę master/slave z jednym wejściem skanowania, jednym wyjściem skanowania i nienakładającymi się zegarami skanowania A i B, które są utrzymywane w stanie niskim podczas pracy systemu, ale powodują zatrzaśnięcie danych skanowania, gdy impuls wysoki podczas skanowania .
____ | | Grzech ----|S | A ------|> | | Q|---+--------------- Q1 D1 -----|D | | CLK1 ---|> | | |____| | ____ | | | +---|S | B -------------------|> | | Q|------ Q2 / SOut D2 ------------------|D | CLK2 ----------------|> | |____|
W konfiguracji LSSD z jednym zatrzaskiem drugi zatrzask jest używany tylko do operacji skanowania. Umożliwienie używania go jako drugiego zatrzasku systemowego zmniejsza obciążenie krzemu.