Równoległość na poziomie pamięci

Równoległość na poziomie pamięci ( MLP ) to termin w architekturze komputerów odnoszący się do możliwości jednoczesnego wykonywania wielu operacji na pamięci , w szczególności chybień w pamięci podręcznej lub chybień w buforze translacji (TLB).

W jednym procesorze MLP można uznać za formę równoległości na poziomie instrukcji (ILP). Jednak ILP jest często mylony z superskalarnym , możliwością wykonywania więcej niż jednej instrukcji w tym samym czasie, np. procesor taki jak Intel Pentium Pro jest superskalarny w pięciu kierunkach, z możliwością rozpoczęcia wykonywania pięciu różnych mikroinstrukcji w danym cyklu , ale może obsłużyć cztery różne braki w pamięci podręcznej dla maksymalnie 20 różnych mikroinstrukcji ładowania w dowolnym momencie.

Możliwe jest posiadanie maszyny, która nie jest superskalarna, ale która mimo to ma wysoki MLP.

Prawdopodobnie maszyna, która nie ma ILP, która nie jest superskalarna, która wykonuje jedną instrukcję na raz w sposób nie potokowy, ale która wykonuje wstępne pobieranie sprzętu (nie wstępne pobieranie na poziomie instrukcji oprogramowania) wykazuje MLP (ze względu na wiele zaległych pobrań wstępnych), ale nie ILP. Dzieje się tak, ponieważ istnieje wiele operacji na pamięci , ale nie instrukcje . Instrukcje są często mylone z operacjami.

Ponadto można powiedzieć, że wieloprocesorowe i wielowątkowe systemy komputerowe wykazują MLP i ILP ze względu na równoległość - ale nie wewnątrzwątkowy, pojedynczy proces, ILP i MLP. Często jednak ograniczamy terminy MLP i ILP, aby odnosiły się do wydobywania takiej równoległości z czegoś, co wydaje się być nierównoległym kodem jednowątkowym.

Zobacz też

• Ujednoznacznienie pamięci
• Przewidywanie zależności pamięci
• Poszukiwacz sprzętu
• Uciekający

• Glew, A. (1998). „MLP tak! ILP nie!”. ASPLOS Sesja dzikich i szalonych pomysłów '98 . Dzikie i szalone pomysły (WACI) I. ASPLOS VIII. ( streszczenie / slajdy ) {{ cytuj konferencję }} : Link zewnętrzny w |postscript= ( pomoc ) CS1 maint: postscript ( link )
•   Ronen, R.; Mendelson, A.; Lai, K.; Shih-Lien Lu; Pollack, F.; Shen, JP (2001). „Nadchodzące wyzwania w mikroarchitekturze i architekturze”. proc. IEEE . 89 (3): 325–340. CiteSeerX 10.1.1.136.5349 . doi : 10.1109/5.915377 .
•    Zhou, H.; Conte, TM (2003). „Zwiększenie równoległości poziomów pamięci poprzez przewidywanie wartości bez odzyskiwania”. Materiały z 17. dorocznej międzynarodowej konferencji poświęconej superkomputerom . ICS '03. s. 326–335. CiteSeerX 10.1.1.14.4405 . doi : 10.1145/782814.782859 . ISBN 1-58113-733-8 .
•    Yuan Chou; Fahs, B.; Abraham, S. (2004). „Optymalizacje mikroarchitektury pod kątem wykorzystania równoległości na poziomie pamięci”. Obrady. 31. doroczne międzynarodowe sympozjum na temat architektury komputerów, 2004 . ISCA '04. s. 76–87. CiteSeerX 10.1.1.534.6032 . doi : 10.1109/ISCA.2004.1310765 . ISBN 0-7695-2143-6 .
•    Qureshi, MK; Lynch, DN; Mutlu, O.; Patt, YN (2006). „Przypadek wymiany pamięci podręcznej zgodnej z MLP” . 33. Międzynarodowe Sympozjum Architektury Komputerów . ISCA '06. s. 167–178. CiteSeerX 10.1.1.94.4663 . doi : 10.1109/ISCA.2006.5 . ISBN 0-7695-2608-X .
•    Van Craeynesta, K.; Eyerman S.; Eeckhout, L. (2009). „Wątki Runahead obsługujące MLP w jednoczesnym procesorze wielowątkowym” . Wysokowydajne architektury wbudowane i kompilatory . HiPEAC 2009. LNCS . Tom. 5409. s. 110–124. CiteSeerX 10.1.1.214.3261 . doi : 10.1007/978-3-540-92990-1_10 . ISBN 978-3-540-92989-5 .