Szybka logika transceivera
Szybka logika nadawczo-odbiorcza lub HSTL to niezależny od technologii standard sygnalizacji między układami scalonymi . Nominalny zakres sygnalizacji wynosi od 0 V do 1,5 V, chociaż dopuszczalne są odchylenia, a sygnały mogą być jednokierunkowe lub różnicowe. Jest przeznaczony do pracy powyżej 180 MHz.
Następujące klasy są zdefiniowane przez normę EIA/JESD8-6 z EIA / JEDEC :
- Klasa I (niezakończone lub symetrycznie zakończone równolegle)
- Klasa II (zakończona seria)
- Klasa III (zakończone asymetrycznie równolegle)
- Klasa IV (asymetrycznie podwójnie zakończone równolegle)
Należy zauważyć, że terminacja równoległa symetryczna oznacza, że rezystor końcowy na obciążeniu jest podłączony do połowy napięcia zasilania bufora wyjściowego. Podwójne zakończenie równoległe oznacza, że na obu końcach linii transmisyjnej zamontowane są równoległe rezystory końcowe.
Zobacz też