Tylny koniec linii

BEOL (warstwa metalizacji) i FEOL (urządzenia).

Proces produkcji CMOS

Tylny koniec linii ( BEOL ) to druga część produkcji układów scalonych , w której poszczególne urządzenia (tranzystory, kondensatory, rezystory itp.) zostają połączone z okablowaniem na płytce, warstwie metalizacji. Powszechne metale to miedź i aluminium . BEOL zwykle rozpoczyna się, gdy pierwsza warstwa metalu zostanie osadzona na płytce. BEOL obejmuje styki, warstwy izolacyjne ( dielektryki ), metalowe poziomy i miejsca łączenia dla połączeń między układem a obudową.

Po ostatnim kroku FEOL jest płytka z izolowanymi tranzystorami (bez żadnych przewodów). W części BEOL na etapie wytwarzania formowane są styki (pady), przewody połączeniowe, przelotki oraz struktury dielektryczne. W przypadku nowoczesnego procesu IC w BEOL można dodać ponad 10 warstw metalu.

Kroki BEOL:

1. Krzemionkowanie obszarów źródłowych i drenażowych oraz regionu polikrzemowego .
2. Dodanie dielektryka (pierwsza, dolna warstwa to dielektryk premetaliczny (PMD) – w celu odizolowania metalu od krzemu i polikrzemu), obróbka CMP
3. Zrób otwory w PMD, wykonaj w nich kontakty.
4. Dodaj metalową warstwę 1
5. Dodaj drugi dielektryk, zwany dielektrykiem międzymetalicznym (IMD)
6. Wykonaj przelotki przez dielektryk, aby połączyć niższy metal z wyższym metalem. Przelotki wypełnione Metal CVD .

   Powtórz kroki 4–6, aby uzyskać wszystkie metalowe warstwy.

7. Dodaj ostatnią warstwę pasywacji, aby chronić mikroczip

Przed 1998 r. praktycznie wszystkie układy scalone wykorzystywały aluminium jako metalowe warstwy połączeń.

Cztery metale o najwyższym przewodnictwie elektrycznym to srebro o najwyższym przewodnictwie, następnie miedź, następnie złoto, a następnie aluminium.

Po BEOL następuje „proces zaplecza” (zwany także post-fab), który nie jest wykonywany w pomieszczeniu czystym, często przez inną firmę. Obejmuje test wafla , szlifowanie wsteczne wafla , separację matrycy , testy matrycy, pakowanie układów scalonych i test końcowy.

Zobacz też

• Przedni koniec linii
• Układ scalony
• Szkło fosfokrzemianowe

Dalsza lektura

•   „Rozdział 11: Technologia zaplecza” . Technologia Silicon VLSI: podstawy, praktyka i modelowanie . Sala Prentice'a. 2000. s. 681 –786. ISBN 0-13-085037-3 .
•   „Rozdział 7.2.2: Integracja procesów CMOS: Integracja zaplecza linii” . CMOS: projektowanie obwodów, układ i symulacja . Wiley-IEEE. 2010. s. 199–208 [177–79]. ISBN 978-0-470-88132-3 .