IBM z196

z196
Informacje ogólne
Wystrzelony 2010
Zaprojektowany przez IBM
Wydajność
Maks. Częstotliwość taktowania procesora 3,8 GHz do 5,2 GHz
Pamięć podręczna
Pamięć podręczna L1

Instrukcja 64 KB 128 KB danych na rdzeń
Pamięć podręczna L2
1,5 MB na rdzeń
Pamięć podręczna L3 Udostępniono 24 MB
Architektura i klasyfikacja
Węzeł technologiczny 45 nm
Zestaw instrukcji z/Architektura (ARCHLVL 3)
Specyfikacje fizyczne
Rdzenie
  • 4
Historia
Poprzednik z10
Następca zEC12

Mikroprocesor z196 to układ scalony wyprodukowany przez IBM dla ich komputerów mainframe zEnterprise 196 i zEnterprise 114 , ogłoszony 22 lipca 2010 r. Procesor został opracowany przez inżynierów IBM z Poughkeepsie w stanie Nowy Jork w ciągu trzech lat ; Austin, Teksas ; i Böblingen w Niemczech kosztem 1,5 miliarda USD. Wyprodukowano w IBM's Fishkill w Nowym Jorku W zakładzie produkcyjnym procesor zaczął być wysyłany 10 września 2010 r. IBM stwierdził, że był to wówczas najszybszy mikroprocesor na świecie.

Opis

Czip ma powierzchnię 512,3 mm2 i składa się z 1,4 miliarda tranzystorów wyprodukowanych w 45-nm krzemie CMOS firmy IBM w procesie produkcji izolatorów , obsługującym prędkości 5,2 GHz : w tamtym czasie procesor o największej szybkości taktowania, jaki kiedykolwiek wyprodukowano na sprzedaż komercyjną.

Procesor implementuje architekturę CISC z/Architecture z nowym superskalarnym potokiem poza kolejnością i 100 nowymi instrukcjami . Potok instrukcji ma od 15 do 17 etapów; kolejka instrukcji może pomieścić 40 instrukcji; a do 72 instrukcji może być „w locie”. Ma cztery rdzenie , każdy z prywatną pamięcią podręczną L1 o pojemności 64 KB , prywatną pamięcią podręczną danych L1 o pojemności 128 KB i prywatną pamięcią podręczną L2 o pojemności 1,5 MB . Ponadto zaimplementowano współdzieloną pamięć podręczną L3 o pojemności 24 MB eDRAM i kontrolowane przez dwa wbudowane kontrolery pamięci podręcznej L3. Istnieje również dodatkowa współdzielona pamięć podręczna L1 używana do operacji kompresji i kryptografii.

Każdy rdzeń ma sześć jednostek wykonawczych podobnych do RISC , w tym dwie jednostki całkowite , dwie jednostki magazynu ładunku , jedną binarną jednostkę zmiennoprzecinkową i jedną dziesiętną jednostkę zmiennoprzecinkową . Układ z196 może zdekodować trzy instrukcje i wykonać pięć operacji w jednym cyklu zegara.

Układ z196 ma na pokładzie kontroler pamięci RAM DDR3 obsługujący konfigurację podobną do RAID w celu odzyskiwania po błędach pamięci. Z196 zawiera również magistrali GX do uzyskiwania dostępu do adapterów kanału hosta i urządzeń peryferyjnych. Dodatkowo każdy chip zawiera koprocesory do obsługi funkcji kryptograficznych i kompresji.

Wspólna pamięć podręczna

Mimo że procesor z196 ma wbudowane funkcje symetrycznego przetwarzania wieloprocesowego (SMP), istnieją 2 dedykowane układy towarzyszące zwane współdzieloną pamięcią podręczną (SC), z których każdy dodaje 96 MB niezależnej pamięci podręcznej L4 , co daje łącznie 192 MB pamięci podręcznej L4. Pamięć podręczna L4 jest współdzielona przez wszystkie procesory w książce. Układ SC składa się z 1,5 miliarda tranzystorów i ma powierzchnię 478,8 mm 2 , wyprodukowany w tym samym procesie 45 nm, co układ z196.

Każdy chip ma również 24 MB pamięci podręcznej L3 współdzielonej przez 4 rdzenie w chipie.

Moduł wieloukładowy

System zEnterprise z196 wykorzystuje moduły wieloukładowe (MCM), co pozwala na umieszczenie sześciu układów z196 w jednym module. Każdy MCM ma dwa współdzielone chipy pamięci podręcznej, umożliwiające połączenie procesorów w MCM za pomocą łączy 40 GB/s.

Różne modele systemu zEnterprise mają różną liczbę aktywnych rdzeni. Aby to osiągnąć, niektóre procesory w każdym MCM mogą mieć wyłączony czwarty rdzeń.

z114

System zEnterprise z114 korzysta z procesorów z196, ale nie używa modułów MCM, więc zamiast tego procesory są pakowane w moduły jednoukładowe (SCM). Dwa moduły SCM i jeden układ współdzielonej pamięci podręcznej są zamontowane razem w szufladzie procesora. Te procesory również działają ze zmniejszoną szybkością, z częstotliwością 3,8 GHz.

Linki zewnętrzne