Komputer szeregowy

Komputer szeregowy to komputer charakteryzujący się architekturą bitowo-szeregową – tj. działający wewnętrznie na jednym bicie lub cyfrze w każdym cyklu zegara . Maszyny z szeregowymi głównymi urządzeniami pamięci masowej, takimi jak akustyczne lub magnetostrykcyjne linie opóźniające i obrotowe urządzenia magnetyczne, były zwykle komputerami szeregowymi.

Komputery szeregowe wymagają znacznie mniej sprzętu niż ich równoległy odpowiednik, ale są znacznie wolniejsze. Istnieją nowoczesne warianty komputera szeregowego dostępne jako miękki mikroprocesor , który może służyć celom niszowym, w których głównym ograniczeniem jest wielkość procesora.

Pierwszym komputerem, który nie był szeregowy (pierwszy komputer równoległy) był Whirlwind z 1951 roku.

Komputer szeregowy niekoniecznie jest tym samym, co komputer o architekturze 1-bitowej , który jest podzbiorem klasy komputerów szeregowych. 1-bitowe instrukcje komputerowe operują na danych składających się z pojedynczych bitów, podczas gdy komputer szeregowy może operować na N -bitowych szerokościach danych, ale robi to po jednym bicie na raz.

Maszyny seryjne

• EDVAC (1949)
• BINAC (1949)
• SEAC (1950)
• UNIVAC I (1951)
• Elliott Brothers Elliott 152 (1954)
• Bendix G-15 (1956)
• LGP-30 (1956)
• Bracia Elliott Elliott 803 (1958)
• ZEBRA (1958)
• D-17B (1962)
• PDP-8/S (1966)
• Komputer sterujący procesem General Electric GE-PAC 4040
• F14 CADC (1970) - przesyłał wszystkie dane szeregowo, ale działał wewnętrznie na wielu bitach równolegle
• Kenbak-1 (1971)
• Punkt danych 2200 (1971)
• HP-35 (1972)

Ogromnie równoległe

Większość wczesnych masowych maszyn do przetwarzania równoległego była zbudowana z pojedynczych procesorów szeregowych, w tym:

• Procesor rozproszonej macierzy ICL (1979)
• Goodyear MPP (1983)
• Maszyna łącząca CM-1 (1985)
• Maszyna łącząca CM-2 (1987)
• MasPar MP-1 (1990) - architektura 32-bitowa, przetwarzana wewnętrznie 4 bity na raz
• Obliczeniowa pamięć RAM VIRAM1 (2003)

Zobacz też

• Obliczenia 1-bitowe
• Algorytm BKM
• Algorytm CORDIC

Dalsza lektura

•   Hartley, Richard I .; Parhi, Keshab K. (1995). Obliczenia cyfrowo-szeregowe . Kluwer International Series in Engineering and Computer Science (1 wyd.). Norwell, Massachusetts, USA: Wydawcy akademiccy Kluwer . ISBN 0-7923-9573-5 . SECS316. (XIV+306 stron)
• Parhi, Keshab K., „Systematyczne podejście do projektowania architektur przetwarzania sygnału cyfrowo-szeregowego”, IEEE Trans. o obwodach i systemach , tom. 38, nr 4, kwiecień 1991, s. 358-375, https://doi.org/10.1109/31.75394