R6000

Nie mylić z IBM RAD6000 .

R6000 to zestaw układów mikroprocesorowych opracowany przez MIPS Computer Systems , który zaimplementował architekturę zestawu instrukcji MIPS II (ISA). Chipset składał się z mikroprocesora R6000, jednostki zmiennoprzecinkowej R6010 oraz kontrolera magistrali systemowej R6020. R6000 był pierwszą implementacją MIPS II ISA.

R6000 został zaimplementowany z logiką sprzężoną z emiterem (ECL). W połowie i pod koniec lat 80. trendem było wdrażanie wysokiej klasy mikroprocesorów z szybką logiką, takich jak ECL. Ponieważ MIPS była bez fables , zestaw układów scalonych R6000 został wyprodukowany przez Bipolar Integrated Technology (BIT), który działał jako odlewnia dla MIPS od listopada 1989 r. Jednak problemy produkcyjne, które powodowały „sporadyczne dostawy” R6000 do MIPS Computer Systems, spowodowały nałożenie ograniczeń umownych na BIT, uniemożliwiając firmie zaopatrywanie innych potencjalnych klientów . Takie problemy, które utrzymywały się przez ponad rok, zostały podobno rozwiązane w 1991 roku, umożliwiając BIT poszukiwanie innych klientów dla produktu oraz, w ramach oddzielnej umowy licencyjnej z MIPS, produkcję i sprzedaż niestandardowych wersji chipa .

R6000 miał niewielu użytkowników. Firma Control Data Systems (CDS) używała wersji 80 MHz w swoim zaawansowanym serwerze InforServer z serii 4680-300. MIPS używał R6000 w swoich serwerach RC6260 i RC6280. W jednej z recenzji RC6280 opublikowanej na początku 1991 r. Opisano ten produkt jako „najszybszy pojedynczy system, jaki przetestowaliśmy pod kątem wydajności procesora i jednostki FPU”, umożliwiając naliczenie „ceny premium”, przy czym ceny zaczynają się od 150 000 USD za podstawową konfigurację. Jednak czas dostawy niektórych modeli oszacowano na „kilka miesięcy” ze względu na niepewność dostaw z procesorem.

• „Zestaw układów MIPS implementuje pełny procesor ECL” . (grudzień 1989). Raport mikroprocesora . s. 1, 14–19.
• Horowitz, M. i in. (1990). „Plik rejestru ECL 3,5 ns, 1 wat” . ISSCC Digest of Technical Papers , s. 68–59, 267.
• Roberts, D.; Layman, T.; Taylor, G. (1990). „Mikroprocesor ECL RISC przeznaczony do dwupoziomowej pamięci podręcznej” . Compcon Spring '90 Digest of Technical Papers , s. 228–231.
• Thorson, M. (styczeń 1990). „Kontroler magistrali ECL osiąga prędkość 266 MB/s”. Raport mikroprocesora . s. 12–13.