Systemy projektowe Forte
 | |
| Typ | Prywatny |
|---|---|
| Założony | 1 stycznia 2001 r
|
| Siedziba | San José, Kalifornia , Stany Zjednoczone |
Kluczowi ludzie |
|
| Strona internetowa | |
Forte Design Systems, Inc. był dostawcą oprogramowania do syntezy wysokiego poziomu (HLS), znanego również jako synteza na poziomie systemu elektronicznego (ESL), z siedzibą w San Jose w Kalifornii. Głównym produktem Forte był Cynthesizer. 14 lutego 2014 Forte zostało przejęte przez Cadence Design Systems .
Historia
Firma została założona w 1998 roku jako C2 Design Automation przez Johna Sanguinettiego, Andy'ego Goodricha i Randy'ego Allena. Rok później firma zmieniła nazwę na CynApps i zaczęła sprzedawać narzędzia do syntezy i tłumaczenia RTL oparte na C. Dystrybuował również bibliotekę klas C++ o otwartym kodzie źródłowym o nazwie Cynlib, która konkurowała z SystemC . W 2000 roku CynApps przejął Dasys, producenta narzędzi do syntezy behawioralnej z siedzibą w Pittsburghu. W 2001 roku CynApps połączył się z firmą Chronology (założoną w 1990 roku w Redmond w stanie Waszyngton), tworząc Forte Design Systems. Forte zaczął sprzedawać Cynthesizer, narzędzie HLS oparte na SystemC, które po raz pierwszy pomyślnie przeszło w Japonii w 2001 roku. W 2009 roku Forte przejęło firmę Arithmatica, której narzędzie CellMath Designer zostało zintegrowane z Cynthesizerem. W latach 2012 i 2013 analitycy branżowi stwierdzili, że Cynthesizer był używany przez 31% projektantów wysokiego poziomu, najwięcej ze wszystkich narzędzi ESL.
14 lutego 2014 r. firma Cadence Design Systems przejęła Forte. W 2015 roku firma Cadence wypuściła Stratus HLS, który łączy silnik automatyzacji i syntezy Cynthesizer z graficznymi funkcjami poprzedniego narzędzia HLS firmy Cadence, C-to-Silicon.
Zespół zarządzający
- Sean Dart, prezes i dyrektor generalny
- John Sanguinetti, CTO i założyciel
- Brett Cline, wiceprezes ds. marketingu i sprzedaży
- Mike Meredith, wiceprezes ds. marketingu technicznego
Produkt
Cynthesizer to narzędzie do syntezy wysokiego poziomu . „Wysoki poziom” w tym kontekście oznacza, że projektanci mogą opisać funkcjonalność złożonego systemu elektronicznego jako czysty algorytm w SystemC . Projektant może następnie skierować Cynthesizer do stworzenia unikalnej architektury sprzętowej, która implementuje system w określonej liczbie cykli zegara. Zastępuje to tradycyjną metodę używania języka opisu sprzętu, takiego jak Verilog lub VHDL , w którym projektant musi ręcznie zapisać wykorzystanie komponentów sprzętowych w ustalonym harmonogramie cykli zegara. Jeśli projektanci chcą sprzętu o innej wydajności, mogą przekierować Cynthesizer do stworzenia nowej architektury, która jest szybsza lub mniejsza, podczas gdy tradycyjną metodą trzeba napisać zupełnie nowy projekt. Dane wyjściowe Cynthesizer to Verilog , który jest następnie uruchamiany automatycznie przez narzędzie do syntezy logiki.
- ^ Informacja prasowa Cadence: Cadence ulepszy ofertę syntezy wysokiego poziomu dzięki przejęciu Forte Design Systems
Linki zewnętrzne
- „Projektowanie sprzętu i poziomy abstrakcji” , EETimes 2007.
- „Forte Design Systems' Forte” , EDA Café 2006.
- „Masz syntezę na poziomie systemu?” , EEDesign 2005.