Proces 10 nm

Aby zapoznać się z ogólną długością i porównaniem, zobacz 10 nanometrów .

W produkcji półprzewodników International Technology Roadmap for Semiconductors (ITRS) definiuje proces 10 nm jako węzeł technologii MOSFET następujący po węźle 14 nm . Klasa 10 nm oznacza chipy wykonane przy użyciu technologii procesowych od 10 do 20 nm .

  Wszystkie procesy produkcyjne 10 nm są oparte na technologii FinFET (tranzystor polowy z efektem żeberkowym), rodzaju wielobramkowej technologii MOSFET, która jest niepłaską ewolucją płaskiej krzemowej technologii CMOS . Samsung po raz pierwszy rozpoczął produkcję układów scalonych klasy 10 nm w 2013 r. dla układów pamięci flash z komórkami wielopoziomowymi (MLC) , a następnie ich SoC wykorzystujących proces 10 nm w 2016 r. TSMC rozpoczęło komercyjną produkcję układów 10 nm w 2016 r., a Później Intel rozpoczął produkcję chipów 10 nm w 2018 roku.

Jednak od 2009 roku „węzeł” stał się nazwą handlową w celach marketingowych, która wskazuje nowe generacje technologii procesowych, bez żadnego związku z długością przewężki, podziałką metalu lub podziałką przewężki. Na przykład 7 nm firmy GlobalFoundries są podobne do procesu 10 nm firmy Intel, dlatego konwencjonalne pojęcie węzła procesowego uległo rozmyciu. Procesy 10 nm TSMC i Samsunga plasują się gdzieś pomiędzy procesami 14 nm i 10 nm Intela pod względem gęstości tranzystorów . Gęstość tranzystorów (liczba tranzystorów na milimetr kwadratowy) jest ważniejsza niż rozmiar tranzystora, ponieważ mniejsze tranzystory niekoniecznie oznaczają lepszą wydajność lub wzrost liczby tranzystorów.

Tło

Oryginalne nazewnictwo ITRS tego węzła technologicznego brzmiało „11 nm”. Zgodnie z wydaniem mapy drogowej z 2007 r., do 2022 r. połowa skoku (tj. połowa odległości między identycznymi elementami w tablicy) dla pamięci DRAM powinna wynosić 11 nm .

W 2008 roku Pat Gelsinger , wówczas pełniący funkcję dyrektora ds. technologii w firmie Intel, powiedział, że Intel widzi „jasną drogę” w kierunku węzła 10 nm.

    W 2011 roku Samsung ogłosił plany wprowadzenia procesu 10 nm w kolejnym roku. W 2012 roku Samsung ogłosił pamięci flash eMMC , które są produkowane w procesie 10 nm.

W rzeczywistości „10 nm”, jak się powszechnie rozumie, w 2018 roku jest tylko w produkcji na dużą skalę w Samsungu . GlobalFoundries pominęło 10 nm, Intel nie rozpoczął jeszcze masowej produkcji 10 nm ze względu na problemy z wydajnością, a TSMC uznał 10 nm za węzeł krótkotrwały, przeznaczony głównie dla procesorów dla Apple w latach 2017-2018, przechodząc dalej do 7 nm w 2018 roku.

Należy również dokonać rozróżnienia między 10 nm sprzedawanymi przez odlewnie a 10 nm sprzedawanymi przez firmy DRAM.

Historia produkcji technologii

  W kwietniu 2013 roku Samsung ogłosił, że rozpoczął masową produkcję chipów pamięci flash z komórkami wielopoziomowymi (MLC) przy użyciu procesu klasy 10 nm, który według Tom's Hardware Samsung zdefiniował jako „węzeł technologii procesowej gdzieś pomiędzy 10- nm i 20 nm”. 17 października 2016 r. Firma Samsung Electronics ogłosiła masową produkcję układów SoC przy 10 nm. Głównym ogłoszonym wyzwaniem dla tej technologii było potrójne tworzenie wzorów dla jej metalowej warstwy.

TSMC rozpoczęło komercyjną produkcję chipów 10 nm na początku 2016 roku, zanim przeszło do masowej produkcji na początku 2017 roku.

21 kwietnia 2017 r. Samsung rozpoczął wysyłkę smartfona Galaxy S8 , który wykorzystuje firmową wersję procesora 10 nm. 12 czerwca 2017 r. Firma Apple dostarczyła tablety iPad Pro drugiej generacji, zasilane chipami Apple A10X wyprodukowanymi przez TSMC, wykorzystującymi proces FinFET 10 nm.

12 września 2017 r. firma Apple ogłosiła Apple A11 , 64-bitowy system oparty na architekturze ARM na chipie, wyprodukowany przez TSMC przy użyciu procesu 10 nm FinFET i zawierający 4,3 miliarda tranzystorów na matrycy o powierzchni 87,66 mm ² .

W kwietniu 2018 roku Intel ogłosił opóźnienie w masowej produkcji głównych procesorów 10 nm do 2019 roku. W lipcu dokładny czas został dodatkowo przypięty do okresu świątecznego. W międzyczasie jednak wypuścili mobilny układ 10 nm o niskim poborze mocy, aczkolwiek wyłącznie na rynkach chińskich i z wyłączoną większością chipów.

W czerwcu 2018 roku na VLSI 2018 Samsung ogłosił swoje procesy 11LPP i 8LPP. 11LPP to hybryda oparta na technologii Samsunga 14 nm i 10 nm. 11LPP jest oparty na ich BEOL 10 nm, a nie na BEOL 20 nm, jak ich 14LPP. 8LPP opiera się na ich procesie 10LPP.

Nvidia wypuściła swoje procesory graficzne z serii GeForce 30 we wrześniu 2020 r. Są one wykonane w niestandardowej wersji procesu Samsung 8 nm, o nazwie Samsung 8N, z gęstością tranzystorów 44,56 miliona tranzystorów na mm ² .

Węzły procesowe 10 nm

Odlewnia

	urządzeń logicznych ITRS (2015)		SAMSUNG					TSMC	Intel
Nazwa procesu	16/14 nm	11/10 nm	10LPE (10 nm)	10LPP (10 nm)	8LPP (8 nm)	8LPU (8 nm)	8LPA (8 nm)	10FF (10 nm)	10nm	10 nm SF (10 nm)
Gęstość tranzystora (MTr / mm 2 )	Nieznany	Nieznany	51,82		61.18		?	52,51	100,76
Skok bramki tranzystora (nm)	70	48	68		64		?	66	54
Rozstaw połączeń (nm)	56	36	51		?		?	44	36
Rozstaw żeber tranzystora (nm)	42	36	42		42		?	36	34
Wysokość żebra tranzystora (nm)	42	42	49		?		?	42	53
Rok produkcji	2015	2017	produkcja 2017	produkcja 2017	produkcja 2018r	produkcja 2019	produkcja 2021	Produkcja ryzyka 2016 Produkcja 2017	Produkcja 2018 ( Cannon Lake )	Produkcja 2020 ( Jezioro Tygrysów )

Rozstaw bramek tranzystora jest również określany jako CPP (kontaktowy rozstaw poli) a rozstaw interkonektów jest również określany jako MMP (minimalny rozstaw metalu). Samsung poinformował, że ich proces 10 nm ma skok bramki tranzystora 64 nm i skok interkonektu 48 nm. TSMC zgłosiło, że ich proces 10 nm ma skok bramki tranzystora 64 nm i skok interkonektu 42 nm. Dalsze dochodzenie przeprowadzone przez Tech Insights wykazało, że te wartości są fałszywe i zostały odpowiednio zaktualizowane. Ponadto wysokość żeber tranzystora procesu 10 nm firmy Samsung została zaktualizowana przez firmę MSSCORPS CO na targach SEMICON Taiwan 2017. Firma GlobalFoundries zdecydowała się nie opracowywać węzła 10 nm, ponieważ uważała, że ​​będzie to krótkotrwałe. Proces 8 nm firmy Samsung jest ostatnim, w którym firma wykorzystuje wyłącznie litografię DUV.

DRAM „klasa 10 nm”

Główny artykuł: Dynamiczna pamięć o dostępie swobodnym

W branży DRAM często używany jest termin „klasa 10 nm”, a wymiar ten ogólnie odnosi się do połowy nachylenia obszaru aktywnego. Struktury odlewnicze „10 nm” są na ogół znacznie większe.

Ogólnie klasa 10 nm odnosi się do pamięci DRAM o rozmiarze 10-19 nm i została po raz pierwszy wprowadzona ok. 2016. Od 2020 roku istnieją trzy generacje pamięci DRAM klasy 10 nm: 1x nm (19-17 nm, Gen1); 1y nm (16-14 nm, Gen2); i 1z nm (13-11 nm, Gen3). DRAM „1z” trzeciej generacji został po raz pierwszy wprowadzony około 2019 roku przez firmę Samsung i początkowo stwierdzono, że jest produkowany przy użyciu litografii ArF bez użycia litografii EUV; późniejsza produkcja wykorzystywała litografię EUV.

Poza 1z Samsung nazywa swój następny węzeł (klasa czwartej generacji 10 nm) DRAM: „D1a” (na 2021 r.), a później D1b (oczekiwany 2022 r.); podczas gdy Micron odnosi się do kolejnych „węzłów” jako „D1α” i „D1β”. Micron ogłosił masową wysyłkę pamięci DRAM klasy 1α na początku 2021 roku.

Poprzedzony 14 nm

Procesy produkcji MOSFET-ów

Udało się o 7 nm