Gniazdo FM2

Gniazdo FM2
AMD FM2 CPU socket - closed-top.jpg
Typ PGA – ZIF
Czynniki kształtu chipa PAR
Łączność 904
protokół FSB Ujednolicony interfejs multimedialny (UMI)
Poprzednik FM1
Następca FM2+
Ten artykuł jest częścią serii gniazd procesora

Socket FM2 to gniazdo procesora używane przez procesory APU AMD Trinity i Richland do komputerów stacjonarnych do łączenia z płytą główną oraz opartymi na nich procesorami Athlon X2 i Athlon X4. FM2 został wprowadzony na rynek 27 września 2012 r. Płyty główne, które miały wówczas nowe gniazdo procesora FM2, również wykorzystują nowy chipset AMD A85X .

Gniazdo jest bardzo podobne do FM1 , oparte na siatce pinów 31 × 31 z centralną pustką 5 × 7, brak 3 pinów w każdym rogu i brak kilku dodatkowych pinów klucza. W porównaniu z Socketem FM1 przesunięto dwa piny klucza i usunięto jeszcze jeden, pozostawiając 904 piny.

Aby uzyskać informacje o dostępnych chipsetach, zapoznaj się z koncentratorami kontrolerów Fusion (FCH) .

APU „Kaveri” oparte na Steamroller nie są obsługiwane, patrz Socket FM2+ (FM2r2) i Socket FP3 (BGA-???).

Radiator

4 otwory do mocowania radiatora do płyty głównej umieszczone są w prostokącie o długościach bocznych 48 mm i 96 mm dla gniazd AMD Socket AM2 , Socket AM2+ , Socket AM3 , Socket AM3+ i Socket FM2. Dlatego rozwiązania chłodzące powinny być wymienne.

Przegląd funkcji

Poniższa tabela przedstawia cechy procesorów AMD z grafiką 3D, w tym APU (patrz też: Lista procesorów AMD z grafiką 3D ).

Platforma Wysoka, standardowa i niska moc Niska i bardzo niska moc
Kryptonim serwer Podstawowy Toronto
Mikro Kioto
Pulpit Wydajność Rafał
Główny nurt Llano Trójca Richland Kaweri Odświeżenie Kaveri (Godavari) Carrizo Grzbiet Bristolski Raven Ridge Picassa Renoira Cezanne'a
Wejście
Podstawowy kabini Dalí
mobilny Wydajność Renoira Cezanne'a Rembrandta Smoczy zasięg
Główny nurt Llano Trójca Richland Kaweri Carrizo Grzbiet Bristolski Raven Ridge Picassa
Renoir Lucienne
Cezanne Barcelo 		Feniks
Wejście Dalí Mendocino
Podstawowy Desna, Ontario, Zacate Kabini, Temasz Beema, Mullins Carrizo-L Stoney Ridge Pollock
Osadzony Trójca łysy orzeł
Merlin Sokół , Brązowy Sokół 		Wielka Sowa Szary Jastrząb Ontario, Zacate kabini
Orzeł stepowy , orzeł w koronie , rodzina LX 		sokół preriowy Pasiasta pustułka Rzeczny Jastrząb
Wydany sierpień 2011 październik 2012 czerwiec 2013 r styczeń 2014 r 2015 czerwiec 2015 r czerwiec 2016 r październik 2017 r styczeń 2019 r marzec 2020 r styczeń 2021 r styczeń 2022 r wrzesień 2022 r styczeń 2023 r styczeń 2011 r maj 2013 kwiecień 2014 r maj 2015 r luty 2016 r kwiecień 2019 r lipiec 2020 r czerwiec 2022 r listopad 2022 r
Mikroarchitektura procesora K10 piledriver Walec parowy Koparka " Koparka+ " Zen Zen+ Zenek 2 Zenek 3 Zen 3+ Zenek 4 Ryś amerykański Jaguar Puma Puma+ " Koparka+ " Zen Zen+ " Zen2+ "
JEST x86-64 v1 x86-64 v2 x86-64 v3 x86-64 v4 x86-64 v1 x86-64 v2 x86-64 v3
Gniazdo elektryczne Pulpit Wydajność — AM5 — —
Główny nurt — AM4 — —
Wejście FM1 FM2 FM2+ FM2+ , AM4 AM4 —
Podstawowy — — AM1 — FP5 —
Inny FS1 FS1+ , FP2 PR3 FP4 FP5 FP6 FP7 ? ? FT1 FT3 FT3b FP4 FP5 FT5 FP5 FT6
Wersja PCI Express 2.0 3.0 4.0 5.0 4.0 2.0 3.0
CXL — —
faj. ( nm )
GF 32SHP ( HKMG SOI )
GF 28SHP (luzem HKMG)
GF 14LPP ( masa FinFET )
GF 12LP (luzem FinFET)
TSMC N7 (luzem FinFET)
TSMC N6 (luzem FinFET)

CCD: TSMC N5 (masa FinFET)
cIOD: TSMC N6 (masa FinFET)
TSMC 4 nm (luzem FinFET)
TSMC N40 (luzem)
TSMC N28 (luzem HKMG)
GF 28SHP (luzem HKMG)
GF 14LPP ( masa FinFET )
GF 12LP (luzem FinFET)
TSMC N6 (luzem FinFET)
Powierzchnia matrycy (mm 2 ) 228 246 245 245 250 210 156 180 210
CCD: (2x) 70 cIOD: 122 		178 75 (+ 28 FCH ) 107 ? 125 149 ~100
Min TDP (W) 35 17 12 10 15 105 35 4.5 4 3,95 10 6 12 8
Maks. TDP APU (W) 100 95 65 45 170 54 18 25 6 54 15
Maksymalny zegar bazowy APU (GHz) 3 3.8 4.1 4.1 3.7 3.8 3.6 3.7 3.8 4.0 3.3 4.7 4.3 1,75 2.2 2 2.2 3.2 2.6 1.2 3.35 2.8
Maksymalna liczba APU na węzeł 1 1
Maksymalna liczba zgonów rdzeni na procesor 1 2 1 1
Maks. CCX na matrycę rdzenia 1 2 1 1
Maksymalna liczba rdzeni na CCX 4 8 2 4 2 4
Maksymalna liczba rdzeni procesora na APU 4 8 16 8 2 4 2 4
Maksymalna liczba wątków na rdzeń procesora 1 2 1 2
Struktura potoku całkowitoliczbowego 3+3 2+2 4+2 4+2+1 1+3+3+1+2 1+1+1+1 2+2 4+2 4+2+1
i386, i486, i586, CMOV, NOPL, i686, PAE , bit NX , CMPXCHG16B, AMD-V , RVI , ABM i 64-bitowy LAHF/SAHF Yes Yes
IOMMU — v2 v1 v2
BMI1 , AES-NI , CLMUL i F16C Yes — Yes
MOVBE — Yes
AVIC , BMI2 , RDRAND i MWAITX/MONITORX — Yes
SME, TSME, ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT, CLZERO i PTE — Yes — Yes
GMET , WBNOINVD, CLWB, QOS, PQE-BW, RDPID, RDPRU i MCOMMIT — Yes — Yes
MPK , VAES — Yes —
SGX — —
FPU na rdzeń 1 0,5 1 1 0,5 1
Rury na FPU 2 2
Szerokość rury FPU 128-bitowy 256-bitowy 80-bitowy 128-bitowy 256-bitowy
Zestaw instrukcji procesora na poziomie SIMD SSE4a AVX AVX2 AVX-512 SSSE3 AVX AVX2
3DN Teraz! 3DNow!+ — —
POBIERZ WSTĘPNIE/POBIERZ WST Yes Yes
GFNI — Yes —
AMX —
FMA4 , LWP, TBM i XOP — Yes — — Yes —
FMA3 Yes Yes
AMD XDNA — Yes —
L1 na rdzeń (KiB) 64 16 32 32
Asocjatywność pamięci podręcznej danych L1 (sposoby) 2 4 8 8
Pamięć podręczna instrukcji L1 na rdzeń 1 0,5 1 1 0,5 1
Maksymalna łączna pamięć podręczna instrukcji L1 APU (KiB) 256 128 192 256 512 256 64 128 96 128
Asocjatywność pamięci podręcznej instrukcji L1 (sposoby) 2 3 4 8 2 3 4 8
Pamięć podręczna L2 na rdzeń 1 0,5 1 1 0,5 1
Maks. łączna pamięć podręczna L2 APU (MiB) 4 2 4 16 1 2 1 2
Asocjatywność pamięci podręcznej L2 (sposoby) 16 8 16 8
Maks. włączona pamięć podręczna L3 na CCX (MiB) — 4 16 32 — 4
Maks. V-Cache 3D na CCD (MiB) — 64 — —
Maksymalna łączna pamięć podręczna CCD L3 na jednostkę APU (MiB) 4 8 16 64 4
Maks. całkowita V-Cache 3D na APU (MiB) — 64 — —
Maks. płyta podręczna L3 na APU (MiB) — —
Maksymalna łączna pamięć podręczna L3 na jednostkę APU (MiB) 4 8 16 128 4
Asocjatywność pamięci podręcznej APU L3 (sposoby) 16 16
Schemat pamięci podręcznej L3 Ofiara Ofiara
Maks. Pamięć podręczna L4 — —
Maksymalna obsługa pamięci DRAM DDR3 -1866 DDR3-2133 DDR3-2133 , DDR4-2400 DDR4-2400 DDR4-2933 DDR4-3200 , LPDDR4-4266 DDR5-4800 , LPDDR5-6400 _ DDR5-5200 _ DDR5-5600 , LPDDR5x -7500 DDR3L -1333 DDR3L-1600 DDR3L-1866 DDR3-1866 , DDR4-2400 DDR4-2400 DDR4-1600 DDR4-3200 LPDDR5-5500
Maksymalna liczba kanałów DRAM na APU 2 1 2 1 2
Maksymalna standardowa przepustowość pamięci DRAM (GB/s) na jednostkę APU 29.866 34.132 38.400 46.932 68.256 102.400 83.200 120.000 10.666 12.800 14.933 19.200 38.400 12.800 51.200 88.000
Mikroarchitektura GPU TeraScale 2 (VLIW5) TeraScale 3 (VLIW4) GCN 2 gen GCN 3 gen GCN 5 gen RDNA II gen RDNA 3 gen TeraScale 2 (VLIW5) GCN 2 gen GCN 3 gen GCN 5 gen RDNA II gen
Zestaw instrukcji GPU Zestaw instrukcji TeraScale Zestaw instrukcji GCN Zestaw instrukcji RDNA Zestaw instrukcji TeraScale Zestaw instrukcji GCN Zestaw instrukcji RDNA
Maksymalny podstawowy zegar GPU (MHz) 600 800 844 866 1108 1250 1400 2100 2400 400 538 600 ? 847 900 1200 600 1300 1900
Maksymalna podstawowa podstawowa karta graficzna GFLOPS 480 614,4 648.1 886,7 1134,5 1760 1971.2 2150.4 3686.4 102,4 86 ? ? ? 345,6 460,8 230,4 1331.2 486,4
Silnik 3D Do 400:20:8 Do 384:24:6 Do 512:32:8 Do 704:44:16 Do 512:32:8 768:48:8 128:?:? 80:8:4 128:8:4 Do 192:12:8 Do 192:12:4 192:12:4 Do 512:?:? 128:?:?
IOMMUv1 IOMMUv2 IOMMUv1 ? IOMMUv2
Dekoder wideo UVD 3.0 UVD 4.2 UVD 6.0 VCN 1.0 VCN 2.1 VCN 2.2 VCN 3.1 ? UVD 3.0 UVD 4.0 UVD 4.2 UVD 6.0 UVD 6.3 VCN 1.0 VCN 3.1
Koder wideo — VCE 1.0 VCE 2.0 VCE 3.1 — VCE 2.0 VCE 3.1
Płynny ruch AMD No Yes No No Yes No
Oszczędzanie energii GPU Mocne zagranie PowerTune Mocne zagranie PowerTune
Prawdziwy dźwięk — Yes ? — Yes
FreeSync
1 2
1 2
HDCP ? 1.4 2.2 2.3 ? 1.4 2.2 2.3
Gotowy do gry — 3.0 jeszcze nie — 3.0 jeszcze nie
Obsługiwane wyświetlacze 2–3 2–4 3
3 (stacjonarne) 4 (mobilne, wbudowane) 		4 2 3 4 4
/drm/radeon Yes — Yes —
/drm/amdgpu — Yes — Yes

Linki zewnętrzne

Pobrano z „ https://en.wikipedia.org/w/index.php?title=Socket_FM2&oldid=1129245080 ”