VIA C3

C3
VIA C3 C5XL CPGA.jpg
Informacje ogólne
Wystrzelony 2001
Wspólni producenci
  • PRZEZ
Wydajność
Maks. Częstotliwość taktowania procesora 500 MHz do 1,4 GHz
Prędkości FSB 100 MHz do 133 MHz
Pamięć podręczna
Pamięć podręczna L1 Instrukcja 64 KiB + dane 64 KiB
Pamięć podręczna L2 64 KiB
Architektura i klasyfikacja
Węzeł technologiczny 0,13 do 0,15
Zestaw instrukcji x86
Specyfikacje fizyczne
Rdzenie
  • 1
Gniazdo(a)
Produkty, modele, warianty
Nazwy rdzenia
  • Samuel (C5A)
  • Samuela 2 (C5B)
  • Ezdrasz (C5C)
  • Ezdrasz-T (C5N)
  • Nehemiasz (C5XL)
  • Nehemiasz (C5P)
Historia
Poprzednik Cyryks III
Następca VIA C7

VIA C3 to rodzina jednostek centralnych x86 do komputerów osobistych zaprojektowanych przez Centaur Technology i sprzedawanych przez VIA Technologies . Różne rdzenie procesora są budowane zgodnie z metodologią projektowania Centaur Technology .

Oprócz instrukcji x86, procesory VIA C3 zawierają nieudokumentowany zestaw instrukcji alternatywnych umożliwiający dostęp do procesora na niższym poziomie, aw niektórych przypadkach eskalację uprawnień .

Rdzenie

Rdzenie Samuela 2 i Ezdrasza

VIA Cyrix III została przemianowana na VIA C3 wraz z przejściem na zaawansowany rdzeń „Samuel 2” (C5B). Dodanie wbudowanej pamięci podręcznej L2 nieco poprawiło wydajność. Ponieważ w ogóle nie został zbudowany na Cyrix , nowa nazwa była logicznym krokiem. Aby poprawić zużycie energii i obniżyć koszty produkcji, Samuel 2 został wyprodukowany w procesie technologicznym 150 nm.

Procesor VIA C3 nadal kładł nacisk na minimalizację zużycia energii, przy czym następna matryca została zmniejszona do procesu mieszanego 130/150 nm. „Ezra” (C5C) i „Ezra-T” (C5N) były tylko nowymi wersjami rdzenia „Samuel 2” z niewielkimi modyfikacjami protokołu magistrali „Ezra-T”, aby dopasować zgodność z Intel Pentium III „Tualatin” rdzenie. VIA od kilku lat cieszy się najniższym zużyciem energii na rynku procesorów x86. Wydajność jednak spadła z powodu braku ulepszeń w projekcie.

Wyjątkowo, detaliczny procesor C3 był dostarczany w ozdobnej puszce .

Rdzenie Nehemiasza

„Nehemiasz” (C5XL) był główną podstawową rewizją. W tamtym czasie działania marketingowe VIA nie odzwierciedlały w pełni zachodzących zmian. Firma zajęła się licznymi niedociągnięciami konstrukcyjnymi starszych rdzeni, w tym FPU o połowie prędkości . Liczba etapów potoku została zwiększona z 12 do 16, aby umożliwić dalsze zwiększanie szybkości zegara. Dodatkowo zaimplementował instrukcję cmov, czyniąc go procesorem klasy 686. Jądro Linuksa odnosi się do tego rdzenia jako C3-2. Usuwa również 3DNow! instrukcje na rzecz wdrożenia SSE . Jednak nadal opierał się na starzeniu Socket 370 obsługujący magistralę FSB o pojedynczej szybkości transmisji danych z częstotliwością zaledwie 133 MHz.

Ponieważ rynek systemów wbudowanych preferuje projekty procesorów o niskim poborze mocy i niskich kosztach, VIA zaczęła bardziej agresywnie atakować ten segment, ponieważ C3 dość dobrze pasuje do tych cech. Firma Centaur Technology skoncentrowała się na dodaniu funkcji atrakcyjnych dla rynku systemów wbudowanych. Przykładem wbudowanym w pierwszy rdzeń „Nehemiasza” (C5XL) były bliźniacze sprzętowe generatory liczb losowych . (W literaturze marketingowej VIA generatory te są błędnie nazywane „opartymi na kwantach”. Szczegółowa analiza generatora wyjaśnia, że ​​źródłem losowości jest ciepło, a nie kwant).

Wersja „Nehemiasza+” (C5P) (krok 8) przyniosła jeszcze kilka ulepszeń, w tym wysokowydajny silnik szyfrujący AES wraz z wyjątkowo małym pakietem układów scalonych typu ball grid array wielkości monety 1 centa amerykańskiego . W tym czasie VIA zwiększyła również FSB do 200 MHz i wprowadziła nowe chipsety, takie jak CN400, aby ją obsługiwać. Nowe układy FSB 200 MHz są dostępne tylko w obudowach BGA, ponieważ nie są kompatybilne z istniejącymi płytami głównymi Socket 370.

Kiedy ta architektura była sprzedawana, była często nazywana „VIA C5”.

Specyfikacja

Porównawczy rozmiar matrycy

Edytor
podręczna ( KiB )
Rozmiar matrycy 180 nm (mm²)
Rozmiar matrycy 150 nm (mm²)
Rozmiar matrycy 130 nm (mm²)
Rozmiar matrycy 90 nm (mm²)
C3 Samuela Nie dotyczy ? Nie dotyczy Nie dotyczy Nie dotyczy
C3 Samuela 2 64 Nie dotyczy ? Nie dotyczy Nie dotyczy
C3 Ezdrasz 64 Nie dotyczy Nie dotyczy 52 Nie dotyczy
C3 Nehemiasz 64 Nie dotyczy Nie dotyczy 52 Nie dotyczy
C7 Estera 128 Nie dotyczy Nie dotyczy Nie dotyczy 30
Athlona XP 256 Nie dotyczy Nie dotyczy 84 Nie dotyczy
Athlon 64 512 Nie dotyczy Nie dotyczy 144 84
Pentium M 2048 Nie dotyczy Nie dotyczy Nie dotyczy 84
P4 Northwood 512 Nie dotyczy Nie dotyczy 146 Nie dotyczy
P4 Prescott 1024 Nie dotyczy Nie dotyczy Nie dotyczy 110

Metodologia projektowania

Sub-notebook wykorzystujący procesor VIA Nehemiah C3

Choć wolniejsze od procesorów x86 sprzedawanych przez AMD i Intela , zarówno w wartościach bezwzględnych, jak i na podstawie zegara po zegarze, chipy VIA były znacznie mniejsze, tańsze w produkcji i zużywały mniej energii. To uczyniło je bardzo atrakcyjnymi na rynku systemów wbudowanych.

Umożliwiło to również VIA dalsze skalowanie częstotliwości swoich układów scalonych przy każdym zmniejszaniu się matrycy procesu produkcyjnego, podczas gdy konkurencyjne produkty firmy Intel (takie jak P4 Prescott ) napotkały poważne problemy z zarządzaniem termicznym, chociaż późniejsze generacje układów Intel Core były znacznie chłodniejsze.

C3

VIA C3, 800 MHz
  • Ponieważ wydajność pamięci jest czynnikiem ograniczającym w wielu testach porównawczych, procesory VIA implementują między innymi duże podstawowe pamięci podręczne , duże TLB i agresywne pobieranie z wyprzedzeniem. Chociaż te funkcje nie są unikalne dla VIA, optymalizacja dostępu do pamięci jest jednym z obszarów, w których nie zrezygnowano z funkcji w celu zaoszczędzenia miejsca.
  • Częstotliwość zegara jest ogólnie preferowana w stosunku do zwiększania liczby instrukcji na cykl. Złożone funkcje, takie jak wykonywanie instrukcji poza kolejnością, nie są celowo implementowane, ponieważ wpływają na możliwość zwiększenia częstotliwości taktowania, wymagają dużo dodatkowej przestrzeni i mocy oraz mają niewielki wpływ na wydajność w kilku typowych scenariuszach aplikacji.
  • Potok jest skonfigurowany tak, aby zapewnić wykonanie w ciągu jednego zegara często używanych form rejestru-pamięci i pamięci-rejestru instrukcji x86. Kilka często używanych instrukcji wymaga mniejszej liczby zegarów potoku niż w przypadku innych procesorów x86.
  • Rzadko używane instrukcje x86 są zaimplementowane w mikrokodzie i emulowane. Oszczędza to miejsce na matrycy i zmniejsza zużycie energii. Wpływ na większość rzeczywistych scenariuszy aplikacji jest zminimalizowany. [ potrzebne źródło ]
  • Te wytyczne projektowe pochodzą od oryginalnych zwolenników RISC , którzy stwierdzili, że mniejszy zestaw instrukcji, lepiej zoptymalizowany, zapewniłby wyższą ogólną wydajność procesora. Ponieważ intensywnie wykorzystuje operandy pamięci, zarówno jako źródło, jak i miejsce docelowe, sam projekt C3 nie może jednak kwalifikować się jako RISC.

Biznes

Kontrakty

Wbudowane produkty platformy VIA zostały podobno (2005) przyjęte w serii samochodów Nissana, Lafesta , Murano i Presage . Te i inne zastosowania przemysłowe o dużym wolumenie zaczynają generować duże zyski dla VIA, jako że mała obudowa i zalety małej mocy zamykają transakcje wbudowane. [ potrzebne źródło ]

Zagadnienia prawne

Na podstawie przejęcia IDT Centaur, VIA wydaje się być w posiadaniu co najmniej trzech patentów, które obejmują kluczowe aspekty technologii procesorowej wykorzystywanej przez Intela. Na podstawie możliwości negocjacyjnych oferowanych przez te patenty, w 2003 roku VIA doszła do porozumienia z Intelem, które zezwalało na dziesięcioletnią wzajemną licencję patentową, umożliwiając VIA dalsze projektowanie i produkcję procesorów kompatybilnych z x86. VIA otrzymała również trzyletni okres karencji, w którym mogła nadal korzystać z infrastruktury gniazd Intela.

Zobacz też

Dalsza lektura

  • Diefendorff, Keith (7 grudnia 1998). „WinChip 4 Thumbs Nos w ILP” (PDF) . Raport mikroprocesora . MDR Elektroniczna Grupa Wydawnicza . Źródło 14 sierpnia 2018 r .

Linki zewnętrzne

Pobrano z „ https://en.wikipedia.org/w/index.php?title=VIA_C3&oldid=1126771346 ”