Przez krzem przez

TSV używane przez ułożone kości DRAM w połączeniu z interfejsem High Bandwidth Memory (HBM).

W inżynierii elektronicznej przelotka krzemowa ( TSV ) lub przelotka przez układ scalony to pionowe połączenie elektryczne ( przelotka ), które przechodzi całkowicie przez płytkę krzemową lub matrycę . TSV to wysokowydajne techniki łączenia stosowane jako alternatywa dla połączeń przewodowych i układów scalonych w celu tworzenia pakietów 3D i układów scalonych 3D. W porównaniu do rozwiązań alternatywnych, takich jak paczka po paczce , gęstość połączeń i urządzeń jest znacznie większa, a długość połączeń staje się krótsza.

Klasyfikacja

Wizualizacja via-first, via-middle i via-last TSV

Podyktowane procesem produkcyjnym istnieją trzy różne typy TSV: TSV typu via-first są wytwarzane przed ukształtowaniem poszczególnych komponentów ( tranzystory , kondensatory , rezystory itp.) ( front end of line , FEOL), TSV typu via-middle są wytwarzane po ukształtowaniu poszczególnych komponentów, ale przed wytworzeniem warstw metalowych ( tył końca linii , BEOL) i ostatnie TSV po (lub w trakcie) procesu BEOL. Via-middle TSV są obecnie popularną opcją dla zaawansowanych układów scalonych 3D , a także stosów pośredniczących .

TSV przez przedni koniec linii (FEOL) muszą być dokładnie uwzględnione podczas fazy EDA i produkcji. Dzieje się tak, ponieważ TSV indukują naprężenia termomechaniczne w warstwie FEOL, wpływając w ten sposób na zachowanie tranzystora .

Aplikacje

Czujniki obrazu

Czujniki obrazu CMOS (CIS) były jednymi z pierwszych zastosowań, w których przyjęto TSV w produkcji masowej. W początkowych zastosowaniach CIS TSV były formowane z tyłu płytki czujnika obrazu w celu utworzenia połączeń, wyeliminowania połączeń drutowych i umożliwienia połączeń o zmniejszonym współczynniku kształtu i większej gęstości. Układanie wiórów pojawiło się dopiero wraz z pojawieniem się CIS z podświetleniem od tyłu (BSI). i polegało na odwróceniu kolejności soczewki, obwodów i fotodiody w stosunku do tradycyjnego oświetlenia przedniego, tak aby światło przechodzące przez soczewkę najpierw uderzało w fotodiodę, a następnie w obwody. Osiągnięto to poprzez odwrócenie płytki fotodiody, pocienienie tylnej strony, a następnie połączenie jej na wierzchu warstwy odczytowej za pomocą bezpośredniego wiązania tlenkowego, z TSV jako połączeniami na obwodzie.

pakiety 3D

Pakiet 3D ( System in Package , Chip Stack MCM itp.) zawiera dwa lub więcej układów scalonych ( układów scalonych ) ułożonych pionowo, dzięki czemu zajmują mniej miejsca i/lub mają lepszą łączność. Alternatywny typ opakowania 3D można znaleźć w technologii IBM Silicon Carrier Packaging Technology, w której układy scalone nie są układane w stos, ale podłoże nośne zawierające TSV jest używane do łączenia wielu układów scalonych razem w opakowaniu. W większości pakietów 3D ułożone w stos chipy są połączone ze sobą wzdłuż ich krawędzi; to okablowanie krawędziowe nieznacznie zwiększa długość i szerokość opakowania i zwykle wymaga dodatkowego „ przekładki ”. ” między żetonami. W niektórych nowych pakietach 3D TSV zastępują okablowanie krawędziowe, tworząc pionowe połączenia przez korpus chipów. Otrzymany pakiet nie ma dodanej długości ani szerokości. Ponieważ nie jest wymagany żaden element pośredniczący, pakiet TSV 3D może być również bardziej płaski niż pakiet 3D z okablowaniem krawędziowym. Ta technika TSV jest czasami nazywana również TSS (Through-Silicon Stacking lub Thru-Silicon Stacking).

Układy scalone 3D

Układ scalony 3D (3D IC) to pojedynczy układ scalony zbudowany przez układanie płytek krzemowych i/lub matryc i łączenie ich pionowo, tak aby zachowywały się jak pojedyncze urządzenie. Wykorzystując technologię TSV, trójwymiarowe układy scalone mogą pomieścić wiele funkcji na niewielkiej „objętości”. Różne urządzenia w stosie mogą być heterogeniczne, np. łączyć logikę CMOS , DRAM i materiały III-V w jeden układ scalony. Ponadto krytyczne ścieżki elektryczne w urządzeniu mogą zostać drastycznie skrócone, co prowadzi do szybszej pracy. Wide I/O 3D DRAM ( JEDEC JESD229) zawiera TSV w projekcie.

Historia

Początki koncepcji TSV sięgają patentu Williama Shockleya „Semiconductive Wafer and Method of Making the Same”, złożonego w 1958 r . Metody wykonywania połączeń przelotowych w płytkach półprzewodnikowych” złożony w 1964 i przyznany w 1967, ten ostatni opisujący metodę wytrawiania otworu w krzemie. TSV nie był pierwotnie zaprojektowany do integracji 3D, ale pierwsze chipy 3D oparte na TSV zostały wynalezione później w latach 80-tych.

Pierwsze układy scalone trójwymiarowych układów scalonych (3D IC) wytwarzane w procesie TSV zostały wynalezione w Japonii w latach 80 . Firma Hitachi złożyła japoński patent w 1983 r., a Fujitsu w 1984 r. W 1986 r. firma Fujitsu złożyła japoński patent opisujący ułożoną w stos strukturę układu scalonego przy użyciu TSV. W 1989 roku Mitsumasa Koyonagi z Tohoku University był pionierem techniki łączenia płytek z TSV, której użył do wytworzenia trójwymiarowego LSI chip w 1989 roku. W 1999 roku Stowarzyszenie Super-Zaawansowanych Technologii Elektronicznych (ASET) w Japonii rozpoczęło finansowanie rozwoju układów scalonych 3D z wykorzystaniem technologii TSV, zwanego projektem „R&D on High Density Electronic System Integration Technology”. Grupa Koyanagi z Uniwersytetu Tohoku wykorzystała technologię TSV do wytworzenia trójwarstwowego czujnika obrazu w stosie w 1999 r., trójwarstwowego układu pamięci w 2000 r., trójwarstwowego układu sztucznej siatkówki w 2001 r., trójwarstwowego mikroprocesora w 2002 r. i dziesięciowarstwowy układ pamięci w 2005 roku.

Metoda inter-chip via (ICV) została opracowana w 1997 roku przez zespół badawczy Fraunhofer – Siemens , w skład którego weszli Peter Ramm, D. Bollmann, R. Braun, R. Buchner, U. Cao-Minh, Manfred Engelhardt i Armin Klumpp. Była to odmiana procesu TSV, później nazwana technologią SLID (ang. solid liquid inter-difffusion).

Termin „przez krzem przez” (TSV) został ukuty przez badaczy Tru-Si Technologies, Sergeya Savastiouka, O. Siniaguine i E. Korczyńskiego, którzy w 2000 roku zaproponowali metodę TSV dla trójwymiarowego opakowania na poziomie płytki (WLP ) . Savastiouk został później współzałożycielem i dyrektorem generalnym ALLVIA Inc. Od samego początku jego wizją biznesplanu było stworzenie interkonektu przez krzem, ponieważ oferowałby on znaczną poprawę wydajności w porównaniu z połączeniami przewodowymi. Savastiouk opublikował dwa artykuły na ten temat w Solid State Technology, pierwszy w styczniu 2000 r. i ponownie w 2010 r. Pierwszy artykuł „Moore's Law – The Z Dimension” został opublikowany w czasopiśmie Solid State Technology w styczniu 2000 r. Artykuł ten nakreślił mapę drogową Rozwój TSV jako przejście od układania chipów 2D do układania na poziomie płytek w przyszłości. W jednym z rozdziałów zatytułowanych Through Silicon Vias, dr Sergey Savastiouk napisał: „Inwestowanie w technologie, które zapewniają zarówno pionową miniaturyzację na poziomie płytki (cieńczenie płytki), jak i przygotowanie do integracji pionowej (przez krzemowe przelotki) ma sens”. Kontynuował: „Usuwając arbitralną barierę koncepcyjną 2D związaną z prawem Moore'a, możemy otworzyć nowy wymiar łatwości projektowania, testowania i produkcji pakietów układów scalonych. Kiedy najbardziej tego potrzebujemy — do komputerów przenośnych, kart pamięci, kart inteligentnych, telefonów komórkowych i innych zastosowań — możemy zastosować prawo Moore'a w wymiarze Z”. Po raz pierwszy w publikacji technicznej użyto terminu „przez krzem”.

Przetworniki obrazu CMOS wykorzystujące TSV zostały skomercjalizowane przez firmy, w tym Toshiba , Aptina i STMicroelectronics w latach 2007–2008, a Toshiba nazwała swoją technologię „Through Chip Via” (TCV). Pamięć o dostępie swobodnym (RAM) ułożona w stos 3D została skomercjalizowana przez firmę Elpida Memory , która opracowała pierwszy układ DRAM o pojemności 8 GB (ułożony w stos z czterema matrycami DDR3 SDRAM ) we wrześniu 2009 r. I wypuściła go w czerwcu 2011 r. TSMC ogłosił plany produkcji układów scalonych 3D w technologii TSV w styczniu 2010 r. W 2011 r. SK Hynix wprowadził 16 GB DDR3 SDRAM ( klasa 40 nm ) przy użyciu technologii TSV, Samsung Electronics wprowadził 32 GB DDR3 ( klasa 30 nm ) w stosach 3D w oparciu o TSV w we wrześniu, a następnie Samsung i Micron Technology ogłosiły w październiku technologię Hybrid Memory Cube (HMC) opartą na TSV. SK Hynix wyprodukował pierwszą pamięć o dużej przepustowości (HBM), oparty na technologii TSV, w 2013 roku.

Linki zewnętrzne