Logika NMOS

Logika metal-tlenek-półprzewodnik typu N wykorzystuje tranzystory polowe typu n (-) ( tranzystory polowe typu metal-tlenek-półprzewodnik ) do implementacji bramek logicznych i innych obwodów cyfrowych . Te tranzystory nMOS działają poprzez tworzenie warstwy inwersyjnej w obudowie tranzystora typu p . Ta warstwa inwersyjna, zwana kanałem n, może przewodzić elektrony między n-kanałami zaciski „źródło” i „dren”. Kanał n jest tworzony przez przyłożenie napięcia do trzeciego zacisku, zwanego bramką. Podobnie jak inne tranzystory MOSFET, tranzystory nMOS mają cztery tryby działania: odcięcie (lub podprog), trioda, nasycenie (czasami nazywane aktywnym) i nasycenie prędkości.

Przez wiele lat układy NMOS były znacznie szybsze niż porównywalne układy PMOS i CMOS , które musiały wykorzystywać znacznie wolniejsze tranzystory z kanałem p. Łatwiej było również wyprodukować NMOS niż CMOS, ponieważ ten ostatni musi zaimplementować tranzystory z kanałem p w specjalnych n-dołkach na podłożu p. Główną wadą NMOS (i większości innych rodzin logicznych ) jest to, że prąd stały musi przepływać przez bramkę logiczną, nawet gdy wyjście jest w stanie ustalonym (niskim w przypadku NMOS). Oznacza to rozpraszanie mocy statycznej , tj. pobór mocy nawet wtedy, gdy obwód nie jest przełączany, co prowadzi do wysokiego zużycia energii.

Dodatkowo, podobnie jak w logice diodowo-tranzystorowej , logice tranzystorowo-tranzystorowej , logice sprzężonej z emiterem itp., Asymetryczne wejściowe poziomy logiczne sprawiają, że obwody NMOS i PMOS są bardziej podatne na szum niż CMOS. Te wady są powodem, dla którego logika CMOS wyparła większość tych typów w większości szybkich obwodów cyfrowych, takich jak mikroprocesory , pomimo faktu, że CMOS był pierwotnie bardzo powolny w porównaniu z bramkami logicznymi zbudowanymi z tranzystorów bipolarnych .

Przegląd

MOS oznacza metal-tlenek-półprzewodnik , odzwierciedlając sposób, w jaki tranzystory MOS były pierwotnie konstruowane, głównie przed 1970 rokiem, z metalowymi bramkami, zwykle aluminiowymi. Jednak od około 1970 roku większość obwodów MOS wykorzystuje samonastawne bramki wykonane z krzemu polikrystalicznego , technologię opracowaną po raz pierwszy przez Federico Faggina z Fairchild Semiconductor . Te bramki krzemowe są nadal używane w większości typów układów scalonych opartych na MOSFET , chociaż bramki metalowe ( Al lub Cu ) zaczęły pojawiać się ponownie na początku XXI wieku w przypadku niektórych typów szybkich obwodów, takich jak wysokowydajne mikroprocesory.

trybu wzmocnienia typu n , rozmieszczone w tak zwanej „sieci obniżającej” (PDN) między wyjściem bramki logicznej a ujemnym napięciem zasilania (zwykle masą). Podciąganie (tj. „obciążenie”, które można traktować jako rezystor, patrz poniżej) jest umieszczane między dodatnim napięciem zasilania a każdym wyjściem bramki logicznej . Dowolną bramkę logiczną , w tym inwerter logiczny , można następnie zaimplementować, projektując sieć równoległych i/lub szeregowych obwodów, tak że jeśli pożądane wyjście dla określonej kombinacji boolowskiej wartości wejściowe wynoszą zero (lub fałsz ), PDN będzie aktywne, co oznacza, że ​​przynajmniej jeden tranzystor przepuszcza prąd między ujemnym zasilaniem a wyjściem. Powoduje to spadek napięcia na obciążeniu, a tym samym niskie napięcie na wyjściu, reprezentujące zero .

Obwód ciągnięty przez R działa jak odwrócona bramka NOR, która opada na GND.

Jako przykład, oto bramka NOR zaimplementowana w schemacie NMOS. Jeśli wejście A lub wejście B jest w stanie wysokim (logika 1, = Prawda), odpowiedni tranzystor MOS działa jak bardzo niska rezystancja między wyjściem a ujemnym zasilaniem, wymuszając stan niski na wyjściu (logika 0, = Fałsz). Gdy zarówno A, jak i B są wysokie, oba tranzystory przewodzą, tworząc ścieżkę o jeszcze niższej rezystancji do masy. Jedynym przypadkiem, w którym wyjście jest wysokie, jest sytuacja, gdy oba tranzystory są wyłączone, co ma miejsce tylko wtedy, gdy zarówno A, jak i B są niskie, spełniając w ten sposób tabelę prawdy bramki NOR:

A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0

MOSFET może działać jako rezystor, więc cały obwód może być wykonany tylko z n-kanałowymi tranzystorami MOSFET. Obwody NMOS powoli przechodzą z niskiego na wysoki. Podczas przejścia z wysokiego na niski, tranzystory zapewniają niską rezystancję, a ładunek pojemnościowy na wyjściu bardzo szybko się wyczerpuje (podobnie jak rozładowywanie kondensatora przez bardzo niski rezystor). Ale rezystancja między wyjściem a dodatnią szyną zasilającą jest znacznie większa, więc przejście z niskiego na wysoki trwa dłużej (podobnie jak ładowanie kondensatora przez rezystor o dużej wartości). Zastosowanie rezystora o niższej wartości przyspieszy proces, ale także zwiększy rozpraszanie mocy statycznej. Jednak lepszym (i najczęstszym) sposobem na przyspieszenie bramek jest użycie w trybie zubożenia zamiast tranzystorów w trybie wzmocnienia jako obciążenia. Nazywa się to logiką NMOS z obciążeniem wyczerpania .

Historia

Zobacz także: Logika NMOS z obciążeniem wyczerpania § Historia i tło

MOSFET został wynaleziony przez egipskiego inżyniera Mohameda M. Atallę i koreańskiego inżyniera Dawona Kahnga w Bell Labs w 1959 r. I zademonstrowany w 1960 r. Wyprodukowali oni zarówno urządzenia PMOS , jak i NMOS w procesie   20 µm . Jednak urządzenia NMOS były niepraktyczne, a tylko urządzenia typu PMOS były urządzeniami praktycznymi.

   W 1965 roku Chih-Tang Sah , Otto Leistiko i AS Grove z Fairchild Semiconductor wyprodukowali kilka urządzeń NMOS z kanałami o długości od   8 µm do 65 µm. Dale L. Critchlow i Robert H. Dennard z IBM również wyprodukowali urządzenia NMOS w latach sześćdziesiątych. Pierwszym produktem IBM NMOS był układ pamięci z danymi 1 kb i czasem dostępu 50–100 ns , który wszedł do produkcji na dużą skalę we wczesnych latach siedemdziesiątych. Doprowadziło to do powstania pamięci półprzewodnikowej MOS zastępując wcześniejsze technologie pamięci bipolarnej i rdzenia ferrytowego w latach 70.

Najwcześniejszymi mikroprocesorami we wczesnych latach siedemdziesiątych były procesory PMOS, które początkowo zdominowały wczesny przemysł mikroprocesorowy . W 1973 roku μCOM-4 firmy NEC był wczesnym mikroprocesorem NMOS, wyprodukowanym przez zespół NEC LSI , składający się z pięciu naukowców pod kierownictwem Sohichi Suzuki. Pod koniec lat siedemdziesiątych mikroprocesory NMOS wyprzedziły procesory PMOS. CMOS zostały wprowadzone w 1975 roku. Jednak procesory CMOS stały się dominujące dopiero w latach 80-tych.

       CMOS był początkowo wolniejszy niż logika NMOS, dlatego NMOS był szerzej stosowany w komputerach w latach siedemdziesiątych. Układ pamięci Intel 5101 (1 kb SRAM ) CMOS (1974) miał czas dostępu 800 ns , podczas gdy najszybszy układ NMOS w tamtym czasie, układ pamięci Intel 2147 (4 kb SRAM) HMOS (1976), miał czas dostępu 55/70 ns. W 1978 roku Hitachi kierowany przez Toshiakiego Masuharę wprowadził dwudołkowy proces Hi-CMOS z układem pamięci HM6147 (4 kb SRAM), wyprodukowanym w procesie 3 µm     . Chip Hitachi HM6147 był w stanie dorównać wydajnością ( dostęp 55/70 ns) chipowi Intel 2147 HMOS, podczas gdy HM6147 zużywał znacznie mniej energii (15 mA ) niż 2147 (110 mA). Przy porównywalnej wydajności i znacznie mniejszym zużyciu energii, dwudołkowy proces CMOS ostatecznie wyprzedził NMOS jako najpopularniejszy proces produkcji półprzewodników dla komputerów w latach 80-tych.

W latach 80. mikroprocesory CMOS wyprzedziły mikroprocesory NMOS.

Zobacz też

• Logika PMOS
• Logika NMOS z obciążeniem zubożonym (w tym procesy zwane HMOS (MOS o wysokiej gęstości, krótki kanał), HMOS-II, HMOS-III itp. Rodzina wysokowydajnych procesów produkcyjnych dla obwodów logicznych NMOS z obciążeniem zubożonym, opracowana przez firmę Intel w późne lata 70. i używane przez wiele lat. Kilka procesów produkcyjnych CMOS , takich jak CHMOS , CHMOS-II, CHMOS-III itp., wywodzi się bezpośrednio z tych procesów NMOS.

Linki zewnętrzne

• Media związane z MOS w Wikimedia Commons