Logika tranzystora sprzężonego bezpośrednio
Logika tranzystorowa ze sprzężeniem bezpośrednim ( DCTL ) jest podobna do logiki rezystorowo-tranzystorowej (RTL), ale podstawy tranzystorów wejściowych są podłączone bezpośrednio do wyjść kolektorów bez żadnych rezystorów bazowych . W konsekwencji bramki DCTL mają mniej komponentów, są bardziej ekonomiczne i łatwiejsze do wytworzenia na układach scalonych niż bramki RTL. Niestety, DCTL ma znacznie mniejsze poziomy sygnału, jest bardziej podatny na szum masy i wymaga dopasowanych charakterystyk tranzystora. Tranzystory są też mocno przesterowane; jest to dobra cecha, ponieważ zmniejsza napięcie nasycenia tranzystorów wyjściowych, ale także spowalnia obwód z powodu wysokiego ładunku zmagazynowanego w bazie. Rozwinięcie bramki jest ograniczone z powodu „podciągania prądu”: jeśli napięcia baza-emiter tranzystora ( VBE ) nie są dobrze dopasowane, wówczas złącze baza-emiter jednego tranzystora może przewodzić większość wejściowego prądu sterującego przy tak niskim napięcie baza-emiter, którego inne tranzystory wejściowe nie włączają.
DCTL jest zbliżony do najprostszej możliwej rodziny logiki cyfrowej, przy użyciu prawie najmniejszej możliwej liczby komponentów na element logiczny.
Podobna rodzina logiki, bezpośrednio sprzężona logika tranzystorowo-tranzystorowa, jest szybsza niż ECL .
John T. Wallmark i Sanford M. Marcus opisali logikę tranzystorów sprzężonych bezpośrednio za pomocą JFET . Nazwano to logiką tranzystora unipolarnego ze sprzężeniem bezpośrednim (DCUTL). Opublikowali szereg złożonych funkcji logicznych zaimplementowanych jako układy scalone z wykorzystaniem JFET , w tym uzupełniające obwody pamięci.
- Roehr, William, wyd. (1963), Switching Transistor Handbook , podręczniki firmy Motorola do półprzewodników , Motorola, Inc., OCLC 551480625