Logika domina
Logika Domino to oparta na CMOS ewolucja dynamicznych technik logicznych opartych na tranzystorach PMOS lub NMOS . Pozwala na zmianę logiki „rail-to-rail”. Został opracowany w celu przyspieszenia obwodów, rozwiązania problemu przedwczesnej kaskady, zwykle poprzez wstawienie małych i szybkich pFET między stopniami domina w celu ograniczenia prędkości kaskady międzystopniowej do ograniczonego maksimum - ograniczonego deterministycznego maksimum - bez konieczności stosowania innych blokad projektowych obwodów .
Terminologia
Termin wywodzi się z faktu, że w logice domina (struktura kaskadowa składająca się z kilku etapów) każdy etap faluje następny etap do oceny, podobnie jak kostki domina spadające jedna po drugiej .
Wady logiki dynamicznej
W logice dynamicznej problem pojawia się podczas kaskadowania jednej bramki do drugiej. Stan wstępnego naładowania „1” pierwszej bramki może spowodować przedwczesne rozładowanie drugiej bramki, zanim pierwsza bramka osiągnie swój prawidłowy stan. To zużywa „wstępne ładowanie” drugiej bramki, którego nie można przywrócić do następnego cyklu zegara, więc nie ma możliwości odzyskania tego błędu.
W celu kaskadowania dynamicznych bramek logicznych, jednym z rozwiązań jest logika domina, która wstawia zwykły falownik statyczny między etapami. Chociaż może się wydawać, że to mija się z celem logiki dynamicznej, ponieważ falownik ma pFET (jednym z głównych celów logiki dynamicznej jest unikanie pFET tam, gdzie to możliwe, ze względu na szybkość), istnieją dwa powody, dla których działa dobrze. Po pierwsze, nie ma rozdzielania na wiele pFET; dynamiczna bramka łączy się dokładnie z jednym falownikiem, więc bramka jest nadal bardzo szybka. Ponadto, ponieważ falownik łączy się tylko z nFET w dynamicznych bramkach logicznych, również jest bardzo szybki. Po drugie, pFET w falowniku może być mniejszy niż w niektórych typach bramek logicznych.
W kaskadowej strukturze domina składającej się z kilku etapów ocena każdego etapu powoduje falowanie oceny następnego etapu, podobnie jak kostki domina spadające jedna po drugiej. Po upadku stany węzłów nie mogą powrócić do „1” (do następnego cyklu zegara), tak jak kostki domina, które upadły, nie mogą wstać, co uzasadnia nazwę logiki domino CMOS. Kontrastuje to z innymi rozwiązaniami problemu kaskadowego, w których kaskadowanie jest przerywane przez zegary lub w inny sposób.
Zobacz też
Ogólne odniesienia
- Wu, Chung-Yu; Cheng, Kuo-Hsing; Wan, Jinn-Shyan (styczeń 1993). „Analiza i projektowanie nowej czterofazowej logiki CMOS bez wyścigów” . IEEE Journal of Solid-State Circuits . 28 (1): 18–25. Bibcode : 1993IJSSC..28...18C . doi : 10.1109/4.179199 .
- Krambeck, RH; Lee, CM; Prawo, HF (czerwiec 1982). „Szybkie obwody kompaktowe z CMOS” . IEEE Journal of Solid-State Circuits . 17 (3): 614–9. Bibcode : 1982IJSSC..17..614K . doi : 10.1109/JSSC.1982.1051786 .